有个百思不得其解的latch-up问题

nikofrank

HVNMOS的DNW是相当于直接通过N-Drift一起连接到漏极了吗？如果是这样的话，是否考虑形成了5V NMOS的DNW为集电极、PSUB为基极、HVNMOS的漏极+衬底为发射极的横向寄生npn？IO外面接的电感的话，可能会导致IO瞬时电压小于0V，或者PCB布局不良，芯片地和IO的0V不在同一电位，导致芯片地比IO的瞬时电压高出一点。纯属猜测，可以强行给IO一个-0.3~-0.7V试一下。

tStone

   

nikofrank 发表于 2025-12-26 16:26
HVNMOS的DNW是相当于直接通过N-Drift一起连接到漏极了吗？如果是这样的话，是否考虑形成了5V NMOS的DNW为集 ...

您好，感谢您的宝贵意见！我们实际也认为这里的DNW之间产生了横向寄生的NPN结构，不过我们推测的是，在IC的上电阶段由于IC的power为低（0V），故VCC也应该为低，此时在IO上有外部的高压的话，芯片会通过该寄生NPN放电，但此时有两个疑问：
①上电状态很快结束，故该寄生路径也应该很快消失才对，不应该一直存在。
②即使有寄生NPN，也没有PNP与之形成latch-up结构。既然没有latch-up结构，那大电流从何而来？
牵强一点的推断就是NPN自身产生了闩锁，但我翻遍资料也没有找到相关的信息。