OSC的PSRR到底有谁会啊，根本没人教啊！！！！！

heroin

   

tanborui123 发表于 2025-12-25 17:38
按照我的想法的话，外部噪声信号输入到vco后都会被调制到载波两边，你可以类比一个简单的ring VCO，调制电 ...

也就是说我这个看图确实是30dB的PSR，用32k和24k/40k的去比较？虽然不知道为什么这么烂，噪底都比他们大多了。我就是三级差分放大器组成的环形振荡器。然后我直接FFT正常输出其实也有较大杂散。对于ac=1的话，我想应该跟TI手册一样，给一个条件（他给的50mv），然后求此时PSR就行。FFT确实不是很准，start/stop time有所改变带来的结果有很大差异（已经取整数周期了），就是不知道TI他们仿真是怎么弄得了。哎，想定义一下性能真的难。我再去跑个高一点频率的OSC看看结果会不会好点。

MNJR

   

heroin 发表于 2025-12-24 19:15
有道理，但是PAC测的是输出小信号除以vdd的小信号，但是OSC输出是一个方波，PAC仿真完怎么用呢，直接除那 ...

跑了PAC就知道输入一个固定幅度（比如data sheet上面写的50mv）固定频率的扰动的时候在输出会在那个频率出现一个多大的干扰。
然后PSS里面会有输出波形的频谱图（PSS如果用的shooting，应该是两个波形，一个时域波形一个频域波形），所以就可以知道基频是多大的了。两个叠加一个就是在有干扰的情况下的频谱了。

tanborui123

   

heroin 发表于 2025-12-25 18:01
也就是说我这个看图确实是30dB的PSR，用32k和24k/40k的去比较？虽然不知道为什么这么烂，噪底都比他们大 ...

不做特殊处理的话就是ring就是PSR很烂啊，要做高性能的就做个LDO上去，让LDO去扛，电压裕度够的话也可以狂叠管子

heroin

   

MNJR 发表于 2025-12-25 18:06
跑了PAC就知道输入一个固定幅度（比如data sheet上面写的50mv）固定频率的扰动的时候在输出会在那个频率 ...

我跑了一下PAC，出了频谱结果，但是不是很精细，不管我是否主动加入正弦波，最后结果都如下，不知道是怎样设置能得到您说的该频率得到干扰。是我设置要注意什么吗。1.schematic上的vdd除了设置PAC magnitude=1之外，还要加一个正弦波信号在上面吗，我加不加都不影响PAC吧，结果没啥区别。2.PAC设置需要specialized analyses么，我也尝试过好像没有什么帮助


3.最终输出结果是不是看PSS的Voltage和PAC的voltage。结果分别如下
pss plot和结果：

pac plot和结果：

感觉不太对啊，好怪，求解，谢谢了！

MNJR

   

heroin 发表于 2025-12-25 19:31
我跑了一下PAC，出了频谱结果，但是不是很精细，不管我是否主动加入正弦波，最后结果都如下，不知道是怎 ...

1、不需要加，加了反而有问题。PAC的幅度设置一个非零数的意思就是在PSS那个稳态下加一个小信号波动

2、specialized analyses什么都不需要（none或者time average那个模式就行）
3、从PSS的图里看震荡频率是25M，（假设功率是30dBm）。然后你扫频率不要扫的那么大范围，因为PAC会有混叠的效应，扫很大的范围那个曲线会来回折叠分不清楚。假设你关系的频率是1k吧，那就扫1k附近的频率，然后会在pac上得到一个增益，同时PAC也会告诉1khz信号被调制到那个频率。接下来就可以计算了，假设你的输入是50mv，然后乘以PAC得到的增益，就是spur的功率了，频率就是PAC的频率。然后下面这个文件里图6的那种图就有了

Assess Power-Supply Noise Rejection in Low-Jitter PLL Clock Generators - Application Note - Maxim