关于CPPLL的simulink建模问题

tanborui123

   

disgustingman1 发表于 2025-12-18 14:55
好的，非常感谢你的回复，我那会也考虑到了这个问题，所以把带宽又压低了一倍，现在重新进行环路仿真发现 ...

理论模型的话，没道理你1M带宽能跑，2M就跑不了，理论上PLL极限可以工作在1/3参考频率上都行，应该还是没找到根本原因

disgustingman1

   

tanborui123 发表于 2025-12-18 15:02
理论模型的话，没道理你1M带宽能跑，2M就跑不了，理论上PLL极限可以工作在1/3参考频率上都行，应该还是没 ...

我后面还设置了更小的仿真步进，效果都有所改善，但是确实目前没有找到本质问题。

disgustingman1

   

tanborui123 发表于 2025-12-18 15:02
理论模型的话，没道理你1M带宽能跑，2M就跑不了，理论上PLL极限可以工作在1/3参考频率上都行，应该还是没 ...

刚才把环路带宽又调回去了，目前自己的小结论似乎是PM=60不太够；还有就是仿真step的设置也有效果。

tanborui123

   

disgustingman1 发表于 2025-12-18 15:08
刚才把环路带宽又调回去了，目前自己的小结论似乎是PM=60不太够；还有就是仿真step的设置也有效果。
...

pm=60远远够了朋友，pm只要大于0，最终都能锁定，只不过瞬态过程中的行为不同，同时开环传输函数的特性不同。我建议你把simulink仿真器设置成fixed-step。step大小设置在ps级别，比如10ps，先排除仿真器的问题

disgustingman1

   

tanborui123 发表于 2025-12-18 15:23
pm=60远远够了朋友，pm只要大于0，最终都能锁定，只不过瞬态过程中的行为不同，同时开环传输函数的特性不 ...

好的，非常感谢，我去试试

哈皮小小怪

   

disgustingman1 发表于 2025-12-18 15:02
感谢各位大佬的指点，小白第一次做simulink-CPPLL建模，目前问题已经得到了解决，我的debug思路总结在下面 ...

希望能有越来越多的人像你一样把debug思路发出来，加油！