在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: atlandis

[原创] 请问,如何保存FPGA的输出数据流

[复制链接]
发表于 2014-3-12 08:40:17 | 显示全部楼层
la有导出数据功能
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-3-12 10:36:49 | 显示全部楼层
回复 11# down_load

LA?这是什么。。。。呵呵,

目前想到的是保存片外DDR,然后慢速串口读取,或者PCIE导到PC,貌似都不是很简单
回复 支持 反对

使用道具 举报

发表于 2014-3-12 10:48:30 | 显示全部楼层
logic analyzer
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-3-12 11:33:53 | 显示全部楼层
回复 13# down_load


   额,还要去买个逻辑分析仪啊。。。。
回复 支持 反对

使用道具 举报

发表于 2014-5-3 02:42:11 | 显示全部楼层
支持!!!!
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-5-4 16:11:33 | 显示全部楼层
回复 15# ja5623


   支持什么?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 03:28 , Processed in 0.016527 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表