设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 2 3 4 5 678 9 10 11 ... 80 / 80 页下一页

发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2021-1-30 15:43:27 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-11-7 09:46:03 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-10-19 16:43:48 | 显示全部楼层

这是多少年前的版本？

回复支持反对

发表于 2020-10-19 09:47:24 | 显示全部楼层

感谢分享好资源，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-10-8 15:09:48 | 显示全部楼层

thanks!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-9-26 21:08:50 | 显示全部楼层

感谢楼主，正在学习Verilog

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-8-26 17:42:18 | 显示全部楼层

没想到外面也可以看到3MS上的文档

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-8-26 09:23:35 | 显示全部楼层

顶起来！！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-8-26 07:55:30 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-8-26 07:43:38 | 显示全部楼层

感谢

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-12 16:23 , Processed in 0.026561 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表