SMIC.18BCD工艺高压管的问题

white_w

，想问问各位友友们，SMIC.18BCD工艺的高压管为什么漏电那么大呀，上面两个管子是35V，下面三个管子是5V的，为什么在下面电流源那里电流就完全不对，上面两支路各2mA，下面居然只有254uA,太奇怪了

peterlin2010

   

卢指导 发表于 2023-3-12 12:14
自问自答一下，电流不大的情况下vgs确实不会超过5v，但高压管的栅长太小，沟长调制效应太显著，导致电流 ...

Rail-rail LDMOS  OPA 可做得到 , 一些 lcd driver VCOM buffer 是负压工作 rail-rail LDMOS

就低压 iso mos  + 高压 ldmos  .  Ldmos 去卡耐压 , 原则就 iso 5v mos 耐压要小心 .  至于 ldmos  vgs 耐压也要小心 .

peterlin2010

   

喵了个木头 发表于 2023-8-21 09:06
这种降压的结构一般是什么样的呢

某些BCD process 除 low V gate + hi-Vds ldmos , 还有多 mask 会多高压HV gate MOS

但不常见 .

一般  an5gd20 : 5v gate 20v vds

An18gd20 : 18v gate  20v vds

Hi-V gate HV CMOS process 跟 BCD ldmos 先天不同的平台的 .  但某些chip 输入高压用 ldmos 不好处理 会多 mask 多一个 hi-V gate MOS , 但前提要 该 FAB 有

BigJack

我想问一下，当我做了负压处理即psub接了全局最低电位负电压之后，数字电路版图该如何处理呢？因为我无法通过LVS，lvs结果会默认数字电路的vss接到了psub的负电压！同时我想请问下epi层是什么呢？

喵了个木头

   

lodestar6666 发表于 2022-3-30 22:07
有些工艺支持VGS高压，但现在很少了。一般高压供电的集成电路内部都有类似LDO的结构，先降压到低压给内部 ...

这种降压的结构一般是什么样的呢

Sxiaojie

   

white_w 发表于 2022-3-29 19:32
，它这里面有10v的管子，但是N管的HVBN和SUB衬底以及P管的HVBN、PEPI、SUB衬底该怎么接呀
...

看下器件结构图，7T器件除了D S G B，还有PSUB, HVBN, PEPI。HVBN应该接最高吧， PSUB和PEPI接GND.

Sxiaojie

   

andy2000a 发表于 2022-4-8 10:17
A novel low delay high-voltage level shifter with transient performance insensitive to parastic c ...

请问下截图出自哪本书呀，谢谢了

普雅花

友友，最后这个问题解决了吗？求帮助

xlteam2

not bad

cascodeYYDS

   

andy2000a 发表于 2022-4-6 12:57
Ldmos 去卡高电压阿

你好，我试了下这个结构，去做R2R，但是发现因为输入对管上面保护管的存在，输入共模电平在靠近电源轨的时候，会因为保护管的S端电压（即输入端的D端电压）比栅压更低而进入线性区，跨导骤降，恒定跨导就很难实现了。这个有什么方法吗