自举升压电路

17315768922 · 发表于 2021-9-30 17:48:20

您需要登录才可以下载或查看，没有账号？注册

×

想请问一下各位大佬，在h桥设计种，我使用的这种自举升压电路，为什么H桥的高边管会在输入信号升高前先升高呢，本来输入信号与另一端的输入信号间是加了死区时间的额，但是由于这边提前升高，导致死区时间没了，使两边通路同时导通，请问一下研究过这个电路的大佬，这种现象产生的原因是什么

笑麒麟 · 发表于 2021-10-14 16:27:15

17315768922 发表于 2021-10-14 10:29
一样的，接在外面了，

你1楼发的照片明显跟后面实际电路截图中的电容连接不一样

17315768922 · 发表于 2021-10-14 10:29:42

笑麒麟发表于 2021-10-13 18:24
简易图和仿真电路电容解法首先是不一致

一样的，接在外面了，

17315768922 · 发表于 2021-10-14 10:20:38

wxq0516 发表于 2021-10-13 15:41
不影响结果是什么意思我没有太理解，我感觉应该是上管提前道通才会导致VSW被提前拉起来。小毛刺大概是因为 ...

因为vhdrive和vsw是一同升高的，所以，上官的vgs还是等于0，管子还是关断的，而那个毛刺是因为在那段时间里，vhdrive＞vsw导致上管的vgs＞vth，我看仿真结果好像是这样的

笑麒麟 · 发表于 2021-10-13 18:24:28

简易图和仿真电路电容解法首先是不一致

SClearner · 发表于 2021-10-13 15:41:22

17315768922 发表于 2021-10-11 17:11
大哥，我直接看vgs，发现提前升压似乎不影响结果，但是这里出现个毛刺，好像还是会使上下管子同时导通， ...

不影响结果是什么意思我没有太理解，我感觉应该是上管提前道通才会导致VSW被提前拉起来。小毛刺大概是因为死区的原因出现的

17315768922 · 发表于 2021-10-11 17:11:00

wxq0516 发表于 2021-10-9 13:32
这样看着不明显，可以直接看栅源电压的波形的

大哥，我直接看vgs，发现提前升压似乎不影响结果，但是这里出现个毛刺，好像还是会使上下管子同时导通，这是什么原因引起的呢

SClearner · 发表于 2021-10-9 13:32:26

17315768922 发表于 2021-10-8 09:48
倒数第三个，，也是提前一段时间电压上升

这样看着不明显，可以直接看栅源电压的波形的

monno · 发表于 2021-10-8 11:48:35

你可以看看差分信号，可能你的SW已经升起来起来了

17315768922 · 发表于 2021-10-8 09:48:11

wxq0516 发表于 2021-10-7 15:39
你的H桥高边管的栅源电压波形是怎么样的可以看一下吗

倒数第三个，，也是提前一段时间电压上升

账号		自动登录	找回密码
密码			注册

[求助] 自举升压电路