在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 1683|回复: 0

[招聘] 北京上海多家公司招聘设计验证Lead/工程师

[复制链接]
发表于 2021-1-20 11:06:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
专注IC的猎头   微信:361261541
   
手上有数十家IC设计公司的职位, 职位包括不限于IC架构/    数字设计/   模拟设计/   数字验证 /芯片验证  /后端  等等各类职位,地点包括北京  上海 深圳  西安 成都  武汉  合肥  无锡等等
  
  
  
***划重点:北京  上海  南京  有多个设计/验证  管理岗位  Head 、Leader等等 *****
  
  
  
  
以下是北京多家公司的职位,字数受限,无法一一罗列,欢迎问询。
芯片设计工程师
岗位职责
参与SoC/IP 系统/子系统的设计和实现;
负责模块架构设计和实现;
支撑 SoC/IP 的系统集成,以及文档编写;
与性能分析团队一起进行芯片性能改进;
与设计验证团队一起制定验证测试计划,覆盖率分析,芯片仿真以及调试;
岗位要求
精通数字电路设计流程,精通RTL代码书写,具有电路优化的经验;
精通VCS/Deisgn compiler等常见的IC软件与开发工具;
4年以上数字前端设计经验,有大规模 SoC 芯片设计成功量产经历;
CPU/NPU 等设计经验者优先;
(在一个SOC/IP子系统领域很精通的人(PCIe,DDR/GDDR,NoC,GPU, cache 处理器设计方向的技术cache一致性设计的人,复杂层次化总线的人,lowpower,)
  
  
芯片架构师
岗位职责
1) 负责AI芯片和通用处理器或者细分领域的需求分析,主导AI,处理器芯片架构设计,竞争分析和规格定义;
2) 负责芯片领域的技术演进路标、关键技术,主导关键技术和架构的研究;
3) 负责大型芯片的架构设计,关键模块的把控和设计。
岗位要求
1) 熟悉从AI芯片和通用处理器架构与电路设计,设计公司一线技术专家优先考虑;
2) 有大型芯片的架构设计和关键模块的把控和设计的项目经验;
3) 对基于SOC构建的系统整机设计,基于SOC的软硬件划分,有较深刻认识,具备一定软硬件功底;
4) 熟练把控和应用关键IP(PCIe,DDR/GDDR,NoC);
  
职位需求:AI,通用处理器或者细分领域的需求分析,主导AI,处理器芯片架构设计,竞争分析和规格定义;
熟练把控和应用关键IP(PCIe,DDR/GDDR,NoC); 这个是需要一位主架构师,需要SOC和IP核都要懂的
在一个IP子系统领域很精通的人(PCIe,DDR/GDDR,NoC,GPU, cache 处理器设计方向的技术cache一致性设计的人,复杂层次化总线的人,lowpower,) 这块架构也需要的
  
  
  
资深数字芯片验证专家-SOC和通用IP方向
岗位职责:
1.负责通用模块IP/SOC验证,完成sign off,高效定位及解决问题。
2.搭建及维护验证环境,按照项目计划和进展制定验证计划,编写测试用例。
3.完成代码/功能覆盖率的收集和分析,确保设计质量。
4.配合软件测试工程师进行仿真和分析。
  
任职资格:
1.硕士5年以上IP/SOC 验证工作经验
2.熟练掌握Verilog/SystemVerilog/C/C++,和UVM验证,熟悉验证流程及验证平台的搭建,维护工作。
3.掌握和熟悉常用脚本语言配合验证:如Perl, Python, Shell等。
4.熟悉主流EDA工具,如:VCS、Verdi, Xcelium等。
5.具有较强的英语阅读和沟通能力。
6.具有较强的沟通协作能力,良好的团队精神
  
具备以下经验者优先录用:
1.具备HW/SW co-sim相关的工作经验,且对此项工作有较深理解
2.具备SOC bus matrix的相关的验证工作经验,且对此项工作有较深理解,能够搭建bus matrix的验证flow
3.具备SOC low power相关的验证工作经验,且对此项工作有较深理解
4.具备SOC clock/reset相关的验证工作经验,且对此项工作有较深理解,能够搭建起SOC level clock/reset验证flow
5.对UVM/SV有较深入理解,具备testbench library/in-house VIP开发的工作经验
6.对基于script的验证流程开发有较深入理解,具备基于script的验证流程开发经验
  
  
  
资深数字芯片验证专家-Modem IP方向
岗位职责:
1.负责4G/5G 物理层/L2/L3层 各模块RTL模块级,子系统级和门级的验证,完成sign off,高效定位及解决问题。
2.搭建及维护验证环境,按照项目计划和进展制定验证计划,编写测试用例。
3.完成代码/功能覆盖率的收集和分析,确保设计质量。
4.配合软件测试工程师进行仿真和分析。
  
任职资格:
1.硕士5年以上IP/SOC 验证工作经验
2.具备通信相关IP(如4G/5G modem, wifi等)的验证经验
3.熟练掌握Verilog/SystemVerilog/C/C++,和UVM验证,熟悉验证流程及验证平台的搭建,维护工作。
4.熟悉主流EDA工具,如:VCS、Verdi, Xcelium等。
5.具有较强的英语阅读和沟通能力。
6.具有较强的沟通协作能力,良好的团队精神
  
具备以下经验者优先录用:
1.具备4G,5G物理层/L2, L3层相关的IP/SOC验证经验并有相关流片经历
2.熟悉4G, 5G物理层/L2, L3层通信协议
3.具备基于硬件仿真加速器的UVM testbench的搭建经验
  
  
数字验证和建模工程师  
职位描述:
1. 参与4/5G基带中硬件子模块功能定义、方案设计,以及软硬件功能边界的划分和迭代;
2. 负责对4G/5G基带中硬件子模块进行原型实现、行为级建模和模块级仿真;
3. 负责对4G/5G基带中硬件子模块实现方案进行功能评估和性能分析;
  
任职资格:
熟悉硬件RTL设计。
熟悉数字IP常用接口。
了解面向对象概念以及C++或者SystemC语言。
加分项:
有过数字验证相关工作经验,熟悉某一种VMM或UVM验证环境。
有过ip虚拟模型开发经验,熟悉TLM模型设计方法。
  
  
  
  
IC设计专家 – 基带物理层
1. 深入了解3GPP的协议和基带系统的要求以及相关的算法, 并具备构建物理层的硬件架构的能力  
2. 负责物理层模块(包括算法实现和相关的硬件加速器)从RTL到网表级的设计和仿真, 以及具备低功耗的设计能力。
3. 和软件团队沟通协作,进行性能分析调优,架构演进迭代。
4. 和验证同事协作制定验证计划,覆盖率分析以及芯片仿真。
5. 负责RTL综合,Lint/CDC/power等检查,确保设计代码交付质量。
6. 具有和后端团队 (floorplan, STA, power closure) 以及DFT (MBIST/EDT/ATPG/ Boundary Scan) 团队合作经验的优先考虑
7. 具有全球团队合作经验的优先考虑
任职资格:
1. 电子工程、计算机、通讯工程等相关专业,硕士及以上学历,8年及以上IC设计经验。
2. 熟练掌握Verilog/VHDL编程,有设计大型芯片的经验。
3. 具备丰富的Lint/CDC检查, SDC/UPF生成, Synthesis和Formal验证的经验。
4. 有微架构实现PPA分析经验者优先。
5. 具有良好的英文能力,熟练阅读英文专业文档,日常交流通畅。
6. 具有较强的沟通协调能力,良好的团队精神。
  
  
IC设计工程师-CORE方向
岗位职责:
1. 架构定义以及代码编写和文档整理。
2. 和软件团队沟通协作,进行性能分析调优,架构演进迭代。
3. 处理器建模及微架构设计及基本功能调试验证。
4. 和验证同事协作制定验证计划,覆盖率分析以及芯片仿真。
5. 负责RTL综合,Lint/CDC等检查,确保设计代码交付质量。
  
任职资格:
1. 电子工程、计算机体系结构等相关专业,硕士及以上学历,5年及以上IC设计经验。
2. 熟练掌握c/c++或汇编编程,有设计或深度使用DSP经验。
3. 具备计算机体系结构知识,熟悉X86/ARM/MIPS/RISCV架构,有过处理器核modeling经验者优先。
4. 有微架构实现PPA分析经验者优先。
5. 具有良好的英文能力,熟练阅读英文专业文档,日常交流通畅。
6. 具有较强的沟通协调能力,良好的团队精神。
--
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 07:42 , Processed in 0.016108 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表