版图中宽电源线和地线离得很近有问题吗

popfly51

公司芯片目前在做芯片后端，55nm工艺，后端工程师把top2 metal用作芯片的VDD/VSS走线，VDD和VSS交替排布，metal宽10um，metal间的间距为1um，我是觉得metal的间距太窄了，而且每根metal的长度很长，有2mm，请问各位大神：间距这么小的宽metal，会不会有什么问题，比如应力、高温引起金属变形，会不会引起短路，又或者有其他问题呢？请大神不吝赐教。

请不要这样子噻

应该没问题吧，如果DRC不报的话，怕的话可以用slot

shujiandu

那管子的body gate偏置线用上下两层金属叠在一起走会有问题ma

level90

   

maomao198477 发表于 2019-3-5 04:57
DRC有问题吗？

drc是工厂给的，没问题就不会有应力和高温变形的问题额。。
如果金属过宽（可能产生应力）会要求做slot的吧

dtww

55nm下，10um宽金属间距1um是完全够的，不会出问题，一般0.6都可以；55nm项目刚做完。

poly_lq

回复 5# yanpflove

电源地线相邻两层金属叠起来走，这一般是design会提的要求但版图实际可操作性太差，画一下就知道了

gitagao1206

意思是一根电源线一根地线为一组 然后好几组，会比几根电源线 下边几根地线这种排布好吗？这样电源地之间寄生电容大

颜鹏飞

回复 8# 大力射门

谢谢，又学到了一招。想了一下，我们之前为什么没想到这招呢？应该是因为我们做的都是低成本产品，走线空间紧张，没有多少电源线和地线重叠的机会，所以就没有考虑过。（囧( ╯□╰ )）
但总体思路是相通的，时间允许的情况下，也会把所有能利用上的地方都加上电源和地的电容。

大力射门

顺便说下，有的把电源地线用两层金属，重叠放置，增加电容

popfly51

回复 5# yanpflove

非常感谢，正是我需要的答案，我会再问问foundry是否满足工艺要求。