单个NMOS做开关，怎样减小阈值电压损失？

88王道

如图所示，用单个NMOS做开关时，S端输入3.3V时，D端只有2.2V，阈值损失太大，满足不了后续电路的要求。请教有什么方法可以使D端电压损失减小？
所用工艺是SMIC180的，作为对比仿真了UMC180的工艺，结果S端输入3.3V时，D端电压可以达到2.6V（满足后续电路要求）。难道是因为工艺的原因，但这差别也太大了吧？
求救求救……
注：不能使用CMOS传输门或PMOS做这个开关。

DUTLF

自举电路是可以的

温柔的国王

加一个level shifter？

敬山一休

不能用传输门吗？

mikeppq

13楼 14楼正解

wxwttf

其实就那么几种方法，自举、更高的电压、pump、B和S接一起、PMOS/TG、native（会有漏电）、

bgd_wang

1.如果有更高的电源，将开关栅极接高电源，可以让源漏电压无限接近
2.如果只有3.3V的电源，但是有native管子，用它替换原来的开关管。
3.TSMC018工艺3V的NCH管子Vth应该在0.7V左右吧，你这种应该衬偏效应导致Vth在1.1V左右，如果工艺支持，可以将B端接到S端（会增加一块mask），这样VTH在0.7V附近，输出应该在2.6V左右
4.如果以上条件均不符合，可以做一个简单升压电路，将G电压抬高一个VTH.
5.如果不能增加电路，可以考虑换工艺,找一个VTH较小的工艺

mercybucher

回复 1# 88王道

有native 或者nature的管子吗？有的话可以很低的Vth

shisq123

谢谢分享

qiwentuo

没明白你的意思，你的nmos开关的G和D电压都为3.3v，要想S端高于2.2v（目的想接近3.3v），那你gate的电压至少要比S端高些，只要你gate电压不受限抬上去不就可以了，比如抬到3.3+Vthp就可以；如果3.3v就是最高那就不行