我们为什么要用pipeline结构？

tsmc40

大家好，小弟初入模拟圈，现在在学习ADC，很多东西理解不透彻，希望获得大家的指点。
我们为什么要用pipeline结构做高速高精度ADC？由于制程的进步，现在SAR发展的很快，速度上完全可以与pipeline媲美；同时，电源电压的降低，让摆幅受限的pipeline获得同样SNR的SAR更加艰难；此外，SAR的功耗还要比前者低不是一点半点。但是，为什么在wireless communication application中，SAR并没有取代pipeline的位置？是因为比较器的精度跟不上了么？我的理解是pipeline每次余差至少可以放大的满摆幅的一半，次级比较器可以轻松得到正确结果；但是SAR的话，随着分辨率/比较次数的增多，相同一个比较器的‘压力’会越来越大，到12b以上是不是就是非常艰难了？
这么理解是否正确，或者说SAR还有什么办法可以解决上述问题？求指点。谢谢大家

andy2000a

SAR  单位电容匹配的 可到多小电容 ??  有人流片过 SAR  DAC 电容很小的吗?  用MIM or MOM   几f 电容

geniuswww

   

microxie 发表于 2022-1-11 14:40
SAR-ADC的里面有一个高钟，这个其实还是蛮限制ADC的速度的，其次SAR-ADC对单位电容匹配的要求太高了，比较 ...

现在高速sar基本都用异步逻辑，没有高速时钟。单纯提高精度可以进行noise shaping+校准+数字滤波。

microxie

SAR-ADC的里面有一个高钟，这个其实还是蛮限制ADC的速度的，其次SAR-ADC对单位电容匹配的要求太高了，比较老的工艺真的很难用比较小的单位电容满足高精度（12bit）要求的

2013102063

流水线虽然速度快，但是群延时高，闭环系统一般都不会用流水线，像基站这些场景，只需要收发数据，延时就没那么苛刻了

孙之策

sar adc的ref buffer功耗考虑进去后，功耗也非常大，但相对于pipeline还有一这优势。你说的比较器不是原因，pipeline有冗余，sar也可以有冗余放宽对比较器的要求。sar要上G有一定难度，但pipeline一点没问题，速度差距是有的，所以现在研究混合结构adc，综合多种adc的优势，如pipeline-flash-sar adc。

Andy126

semico_ljj

回复 2# lonerinuestc
不错。

yangnanfrank

最主要的原因在于速度吧，在相同的精度下，pipeline的速度很容易做到比sar的速度更快；另一个原因应该是延时了。个人理解，仅供参考。

huma1986

SAR精度很难做到14以上，主要是比较器热噪声受限