如何设计PIPELINE ADC中的开关，附上自己的设计原理图

wjx197733 · 发表于 2013-6-26 20:24:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 wjx197733 于 2013-6-27 05:55 编辑

最近把几年前做的一个10位50MHz的PIPELINE ADC整理了一下。整体设计大家可以看附件，用得是simc 1p5m的工艺，方便的话，大家可以用cadence spectre仿真一下。共模电平是1.65V，正参考电压是1.9V，负参考电压是1.4V。下面是1024点的fft仿真结果。

但是这个设计里面还是有很多问题。首先，以采样保持电路为例，电路图中采样保持电路的输出分别为SHN和SHP。仿真发现才采样周期和放大周期里面，SHP和SHN的输出的共模输出不一样，而且在这两个周期里面，共模电平也不太稳定；第8级的输出VON8和VOP8也有类似的现象。下面是仿真结果：

第二，第8级输出为VON8和VOP8，用spectre的calculator画出VON8-VOP8的波形，下面是仿真结果：

波形显示VON8-VOP8不太稳定，在仿真刚开始的1.7u左右，VON8-VOP8 的值在150mV左右开始下降，然后这个值就一直下降，仿真到22u左右的时间时，VON8-VOP8 的值就下降到127mV左右了。个人感觉结果不靠谱，这个值应该一直在127mV左右才对吧。

出现上面的两问题，我感觉还是电路中的开关没有设计好。所以发这个帖子向大家请教一下，如何设计PIPELINE ADC中的开关？请大家指点一下。谢谢！！
最后附上我的设计，以及仿真库。如果大家能帮我仿真一下，那就太好了！！

PIPELINE_ADC_10BITS_50MHz_20130624.tar.gz (861.93 KB , 下载次数: 411 )

st_james · 发表于 2022-11-24 15:22:46

thanks................

waixq7 · 发表于 2019-5-6 22:33:51

学习学习

muyunke · 发表于 2016-10-20 14:15:46

mark下

Wolfsong119 · 发表于 2016-8-18 17:46:55

Thx
楼主这是之前的帖子来诺言了吗？赞一个

Ryggeor · 发表于 2015-11-29 08:44:23

thnx!

Error · 发表于 2014-2-19 20:57:51

好东西研究一下

weidfh · 发表于 2014-1-20 17:14:40

我不负责一些细节性的设计，但是从这个设计总体来看，它是一个音频信号的处理结果。
所以，从相关的开关设计来讲，仿真的端脚即共模的电平应当保持在1.65V是正确的，但是正参考电压1.9V与负参考电压1.4V则是一个放大的SHN光频。所以，从这个道理上来讲，要想使SHP达到外围输出的效果，只有将仿真端口的共模SHN作虚短处理为负参考电压输入1.4V单输入和正参考电压与负参考电压共模电平下1.9V输出1.65V且不能共仿真端口。以上意见仅供单一模块4端开关之用。

zjwu508 · 发表于 2014-1-20 16:57:43

mark,标记一下，有时间慢慢看

lvbenqiang123 · 发表于 2014-1-20 13:58:41

回复 12# 芯的未来

先不说什么，你这头像看着挺带劲啊。。。

账号		自动登录	找回密码
密码			注册

[求助] 如何设计PIPELINE ADC中的开关，附上自己的设计原理图

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1