数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30141|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 / 5 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[转贴] barbour jacket sale 1706	xu77jhfdtv 2014-3-28	01634	xu77jhfdtv 2014-3-28 14:39
[转贴] FPGA GTP收发器设计指导	嵌入式开发 2015-7-27	01506	嵌入式开发 2015-7-27 16:24
[转贴] FPGA设计者的5项基本功	嵌入式开发 2015-8-18	01908	嵌入式开发 2015-8-18 16:31
[转贴] 单片机很简单，有点电子底子的都可以玩会	嵌入式开发 2015-8-18	01669	嵌入式开发 2015-8-18 16:32
[转贴] leon2/3（sparc处理器）全套资料，包括源代码，文档，综合脚本，验证代码	stymcu 2015-11-28	01623	stymcu 2015-11-28 15:14
[转贴] modelsim 仿真 altera IP核（ROM,RAM实例）	liumingyu 2016-1-28	02304	liumingyu 2016-1-28 11:53
[转贴] FPGA 图形化界面 Visual HDL	1292569609 2016-2-21	01739	1292569609 2016-2-21 13:15
[转贴] 异步复位同步释放的方法以及多时钟系统的复位设计	justfigo 2016-2-23	02174	justfigo 2016-2-23 22:05
[转贴] 分享一个智能网络控制精华帖	zhang209a 2016-4-12	01983	zhang209a 2016-4-12 20:29
[转贴] 机遇与挑战工业4.0将给中国带来时代性革命	yuhu15240 2016-5-31	01448	yuhu15240 2016-5-31 10:38
[转贴] req license 10gbase-kr for vivado?	nicklas_a74 2016-9-18	01821	nicklas_a74 2016-9-18 15:51
[转贴] FPGA设计者的五项基本功	技术小白 2017-4-20	02057	技术小白 2017-4-20 14:52
[转贴] 异步同步复位	sjs132 2017-7-24	01729	sjs132 2017-7-24 21:34
[转贴] 多周期约束	qiurijian 2017-10-25	01669	qiurijian 2017-10-25 23:22
[转贴] vivado debug的用法	qiurijian 2017-10-27	01671	qiurijian 2017-10-27 21:44
[转贴] 大数据时代，FPGA的位置在哪里？	Rocky_DMY 2018-9-3	01618	Rocky_DMY 2018-9-3 09:30
[转贴] 【转发】寄存器自动化配置通用案例	xuehua_12 2018-9-4	01360	xuehua_12 2018-9-4 10:07
[转贴] FPGA搭上5G顺风车技术和成本仍是两道关	suisuisi 2019-3-4	02082	suisuisi 2019-3-4 14:03
[转贴] 关于时钟门控的资料	peter861021 2019-7-13	01486	peter861021 2019-7-13 20:15
[转贴] 明德扬手把手教你设计VGA显示颜色	mdy-郭柏荣 2019-8-5	01927	mdy-郭柏荣 2019-8-5 15:14
[转贴] alterNios epcs写数据的奇怪问题	wangjun403 2019-8-12	01415	wangjun403 2019-8-12 14:28
[转贴] FPGA中有关加减乘除运算的位宽问题	zhongyan 2020-2-16	01786	zhongyan 2020-2-16 09:14
[转贴] Verilog实现加减乘除运算	zhongyan 2020-2-16	02433	zhongyan 2020-2-16 09:15
[转贴] glibc 里面rand函数的实现	luoyanghero 2020-3-24	01500	luoyanghero 2020-3-24 13:34
[转贴] generated clock的定义	ozcozcozc 2020-6-10	03008	ozcozcozc 2020-6-10 13:24
[转贴] 网络、交换技术	xdfq 2020-9-29	01875	xdfq 2020-9-29 09:36
[转贴] 基于减法操作除法器的算法---Verilog实现	xdfq 2020-9-29	02163	xdfq 2020-9-29 09:41
[转贴] 关于verilog语法中“+:”“-:”的用法以及高低位次序	xdfq 2020-10-21	02452	xdfq 2020-10-21 10:29
[转贴] 关于$test$plusargs和$value$plusargs的小结	xdfq 2020-10-22	01901	xdfq 2020-10-22 15:57
[转贴] 杂谈：跨时钟域(CDC) - 如何让信息可预测	fiser 2021-3-12	01844	fiser 2021-3-12 11:44
[转贴] 使用Haawking IDE 新建一个LED闪烁的工程	王钰 2021-5-24	01830	王钰 2021-5-24 20:56
[转贴] Marvell 88E1111 百兆工程（FPGA）	南竹轩 2021-7-11	01811	南竹轩 2021-7-11 11:52
[转贴] FPGA如何入门	西湖水 2022-8-24	01142	西湖水 2022-8-24 17:14
[转贴] Vivado的ila模块生成很慢是怎么回事？	helimpopo 2022-10-3	01180	helimpopo 2022-10-3 11:46
[转贴] 数字IC设计中的时钟	peanut_cake 2023-8-24	0592	peanut_cake 2023-8-24 13:34

1 2 345 / 5 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30141|排名: 6

快速发帖

站长推荐 /2