在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (10) |订阅

Cadence PCB 今日: 1 |主题: 350|排名: 188 

[资料] PCB Layout 手册 attachment  ...234 96584135 2018-1-5 3945964 benwa 2021-10-31 10:16
[原创] DDR的前世与今生(一) edadoc-wen 2016-8-23 811567 wspytu 2021-10-21 13:40
[求助] 选中所有管脚,edit properties是灰色的,不可以点击 attach_img 祥哥爱学习 2021-10-5 05929 祥哥爱学习 2021-10-5 16:56
[求助] candece有没有提供linux版本的呢 jinyi7016 2019-3-13 811963 cuijiecn 2021-9-28 17:07
[资料] 高速数字电路设计与安装技巧 attach_img  ...2 IC1234 2016-11-4 1225033 whulaisla 2021-9-23 13:32
[原创] DDRx的关键技术介绍(上) edadoc-wen 2016-9-12 35476 whulaisla 2021-9-23 08:03
[原创] vim attachment wy12 2021-9-21 39409 wx148520 2021-9-22 09:30
[资料] SPB16.60.103 96584135 2017-12-13 73790 zame 2021-9-5 12:48
[资料] 一些免费pcb入门资料分享 attachment 329879762 2019-5-5 52238 martin_zheng 2021-8-31 15:15
[原创] 自动布线第五阶段成果:实现BGA全自动出线 attach_img yepeda 2021-8-11 12820 JetYeah 2021-8-11 20:35
[求助] Cadence SPB linux版本具有PSPICE仿真功能吗 steven0820 2016-6-16 14403 zampple 2021-8-10 08:35
[求助] 【求助帖】cadence virtuoso无法加入label 新人帖 attach_img nvmjom 2021-4-18 28494 黄焖鸡 2021-7-16 13:48
[原创] 自动布线第三阶段成果实现整版或者局部全自动铺铜皮 attach_img yepeda 2020-9-27 210265 yepeda 2021-7-2 14:48
[资料] PCB_EMC/ESD设计参考 新人帖 attachment my9217 2019-7-24 99478 menghuihandan 2021-6-25 16:04
[求助] cadence SPB 16.6 破解不完整 peleGuo 2018-2-26 310963 bruce8949 2021-6-25 13:28
[求助] 怎么给出PCB设计的信号完整性约束? daizyvce 2017-9-29 68018 bruce8949 2021-6-25 13:25
[求助] Cadence16.5画元件时,修改引脚名称时,引脚上移。 attach_img 打不倒的小强 2018-3-3 310293 bruce8949 2021-6-25 13:23
[求助] 在PCB版图设计中,具体什么样的线需要做等长处理? 曦玄 2019-1-24 410535 bruce8949 2021-6-25 13:18
[求助] allegro 的命令栏被关了,怎么打开? zy02752003 2017-10-30 713401 bruce8949 2021-6-25 13:16
[求助] 一个原理图的两页可以画成两块电路板吗? wolver 2017-9-6 59416 bruce8949 2021-6-25 13:15
[求助] 请问以下后缀的EDA文件有清楚的吗?有没有什么说明文档可以让我看懂文件内容的 dongjunjie 2020-3-16 13299 zampple 2021-5-15 11:41
[原创] 自动布线第四阶段研究成果实现整版快速BUS走线 attach_img yepeda 2021-5-13 13476 geo24 2021-5-13 13:17
[原创] 实现allegro brd版图文件版本从17.2降低到16.6 attach_img yepeda 2019-5-5 78674 powell007 2021-5-6 16:07
[资料] Cadence SPB172hotfix069 attachment 小菜鸟yy 2021-1-9 25022 e_future 2021-4-24 11:18
[求助] 请问cadence allergo 16.6 有没有Linux 版的? evilfool911 2020-7-20 64632 zame 2021-4-15 18:05
[招聘] 兼职layout工程师招聘 mylcx_xwf 2020-8-9 13644 seekjob2010 2021-3-20 18:12
[原创] 板内快速复用和板间快速复用 attach_img yepeda 2021-3-18 02916 yepeda 2021-3-18 20:47
[原创] 一种新的全自动打孔技术 attach_img yepeda 2020-4-7 14058 yepeda 2021-3-4 22:30
[求助] 有关clarity的问题 xiaolv123 2021-2-22 03198 xiaolv123 2021-2-22 15:06
[求助] 28GHz高频下0.5mm跨距键合线优化匹配设计 Lufn 2021-2-4 14356 a104842708 2021-2-5 08:53
[求助] Cadence PCB Editor中画好的板子如何导入到ADS中进行仿真啊,求大神指导具体导入方法和步骤。 新人帖 attach_img Lufn 2020-6-29 59509 Lufn 2021-1-21 11:03
[原创] Zynq@-7000(7010,7020,7035,7045,7100) SoC 板卡设计 yujianlai 2021-1-15 04612 yujianlai 2021-1-15 10:42
[原创] 【高速PCB设计大课堂】上拉电阻阻值大小选择对DDR3信号质量和波形的影响分析 attach_img ET_Transformers 2017-4-28 67674 amoszhiming 2021-1-12 13:09
[原创] Zynq@-7000(7010,7020,7035,7045,7100) SoC 板卡设计 yujianlai 2021-1-9 23954 yujianlai 2021-1-12 09:24
[原创] FPGA布线设计再添利器-全自动IO口SWAP attach_img yepeda 2021-1-10 03154 yepeda 2021-1-10 16:16
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 03:39 , Processed in 0.018579 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块