怎么给出PCB设计的信号完整性约束？

daizyvce · 发表于 2017-9-29 15:22:28

您需要登录才可以下载或查看，没有账号？注册

x

把pcb设计外包出去，对方要求我们给出通道信号完整性（损耗、串扰）要求，以及链路输入码形和输出眼图要求，后者可以理解，但前者损耗、串扰这些参数的具体值怎么给出，要我们自己先用芯片的IBIS模型做仿真吗？求指教。

Dream_cluster · 发表于 2017-9-29 21:34:41

这个听起来就比较高级

Dream_cluster · 发表于 2017-9-29 21:37:17

当我们还在摸索线宽，过孔大小和怎么布局时，别人已经在考虑损耗、串扰问题了

newrfdesign · 发表于 2018-6-4 12:12:11

thanks

sky9566701 · 发表于 2018-6-6 12:31:05

:):):):):):):)

jayasa · 发表于 2019-4-1 21:31:11

:(:(:(

bruce8949 · 发表于 2021-6-25 13:25:08

最后怎么解决的呢？

[求助] 怎么给出PCB设计的信号完整性约束？