设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› SOC设计论坛› SOC资料区

收起/展开

收藏本版 (43) |订阅

SOC资料区今日: 0|主题: 1248|排名: 9

版主: wangzi, never_lazy

1. 本版块严禁灌水！否则删除ID！
2. 附件大小从2011年1月2日起，已调整到15M，请上传附件分包大小设置到14M~15M内

返回

发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

	公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2024-2-27

	[讨论] spi interface verilog coding ...2 3 4	qinyu010 2013-10-30	3611605	binnq 2024-5-13 14:42
	[讨论] cadence RTL compiler crack	sunnydrak 2015-4-8	85318	Andy126 2018-12-14 16:25
	[讨论] 功耗分析和评估，power estmation and power reduction	wz_cdj 2014-12-24	33570	冷月秋冥 2015-11-25 14:14
	[讨论] 提议：可否创建一个商业EDA软件指南的子版块？	idbi 2011-3-15	12679	吴国耀 2016-4-16 22:40
	[讨论] how to make RTL codes synthesizable?	xiaoyisimonguo 2018-2-13	13374	pupukid 2018-2-14 06:55
	[讨论] EDA工具 IP 交流 ...2 3	mghj65 2024-4-8	22736	mghj65 前天 16:16
	[讨论] AXI中4k边界问题	danzaibin001 2016-11-9	25928	云龙与小破孩 2020-2-14 18:15
	[讨论] ways to eliminate timing violation	xiaoyisimonguo 2017-10-11	22402	richardxingxing 2017-10-25 18:21
	[讨论] 求大神推荐一本关于嵌入式存储器的书籍	gaozhili 2018-1-8	02409	gaozhili 2018-1-8 14:23
	[讨论] 存储器层次结构的设计	jakeguo 2013-12-9	33268	寝室老三啊 2020-6-8 09:45
	[讨论] lmb总线协议	qqwang106 2012-6-20	07030	qqwang106 2012-6-20 14:49
	[讨论] 力矩	liming_0521 2012-11-9	13024	liming_0521 2012-11-9 21:05
	[讨论] 讨论 MII接口转RMII MAC层到PHY层	52927605@qq.com 2016-4-14	22300	52927605@qq.com 2016-4-20 08:32
	[讨论] digital PLL是RTL级别的？？	学习的bandit 2018-5-21	01646	学习的bandit 2018-5-21 19:45

发新帖

快速发帖

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-22 05:02 , Processed in 0.015697 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部 返回版块