在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 1 |主题: 6535|排名: 29 

[原创] 请问cmos工艺的drc.com文件能在biacmos中用吗? tcwxiaoba 2009-12-15 22812 tcwxiaoba 2009-12-17 18:53
[原创] 有没有断言验证和emulator的高手呢? talktogod 2010-1-16 23366 gs2198 2014-1-14 21:53
[原创] Calibre修改RVE的highlight 属性排查错误 ghifi37 2010-6-7 24018 an835142 2013-4-23 23:55
[原创] 做验证从何入手 luiwei99_hjb 2010-6-23 22543 gaurson 2010-6-24 12:03
[原创] TSSI测试软件 chiponeic 2010-6-23 23124 wangdz08 2010-9-24 23:24
[原创] 请高人指点:有关做手机基带芯片的问题 pkulafang 2010-7-23 22912 icldc 2010-8-18 18:17
[原创] 请教如何评估使用DPI的testbench chxibin 2011-4-1 22295 chxibin 2011-4-1 15:16
[原创] synopsys vmm的AOP使用方法 lyu 2011-6-3 22807 arthur8598 2011-7-8 15:22
[原创] 知道verilog 常使用的leda差错 bloodtea 2011-7-16 22216 625963851 2015-2-5 10:34
[原创] 向好心人求教 lkk1988223 2011-10-22 22030 lkk1988223 2011-10-24 09:08
[原创] 仿真结果怎么与测试结果比较?有这算的方法吗? lane1969 2011-11-28 22073 yohuang 2011-11-28 15:43
[原创] 无盘工作站 vmware synopsys licence gerry1812 2011-12-21 22731 zisa 2019-1-31 14:30
[原创] formality求助 abcyjpabc 2012-1-12 23348 Xiao_Fex 2012-1-14 09:54
[原创] AWR_Design_Environment pt8 attachment jube2 2012-3-9 21923 mangotango 2012-12-2 08:49
[原创] AWR_Design_Environment pt9 attachment jube2 2012-3-9 22093 kingwb9190 2012-9-12 22:06
[原创] AWR_Design_Environment pt10 attachment jube2 2012-3-9 22218 blueseatears 2012-4-22 20:43
[原创] 自己做的测试设备在自己的车间里 kongfu2010 2012-5-29 24203 happyenya 2012-7-2 22:46
[原创] pt中怎么查看参数的默认值? laywen1005 2012-9-26 22091 laywen1005 2012-10-8 13:50
[原创] 将Primitive 转为Verilog描述 补附件 attachment jianway 2013-2-25 21927 ralphtwtw 2017-4-6 11:53
[原创] SRAM仿真 eeweifeng111 2013-3-5 23171 ralphtw 2014-10-23 12:41
[原创] 基于fpga的soc原型验证 TT50524 2013-3-15 22015 zrzf23 2013-3-26 22:36
[原创] vmm 放在vcs下的路径 attachment gongweisos 2013-3-28 21848 gongweisos 2015-5-15 14:14
[原创] 请教Formality的RTL到netlist比较的问题@! gongxiao 2013-8-30 22819 sunrisewu 2014-1-22 15:06
[原创] VCS的问题 crazylk 2013-9-21 22723 zq_proj 2013-9-23 15:49
[原创] sv中如何打印X态,波形上看是X态,monitor采集用fwrite %h打印,输出文件里是0。 litterstrong 2013-11-1 22397 litterstrong 2013-11-1 10:23
[原创] ius9.2支持使用uvm1.1d版本库进行仿真么 supermanqc 2013-12-29 21860 A1985 2013-12-30 10:30
[原创] 发现Candence NC-Verilog在模拟SV的队列时的内存泄露问题 liusheng83 2014-1-26 23805 liusheng83 2014-4-18 22:14
[原创] vcs vlogan help bruce384 2014-5-11 23060 bambucha2007 2014-6-4 00:35
[原创] 反馈与运放 attach_img 403557730 2014-5-16 22089 403557730 2014-5-17 11:25
[原创] 求教访问底层信号问题 长安客2014 2014-6-7 21957 长安客2014 2014-7-21 22:45
[原创] verilog HDL Liz6868 2014-7-3 21589 tianrongcai 2014-7-3 18:20
[原创] 关于UVM中C model的理解和Cookbook中如何引入C_based_stimulus 完整实例 attachment leapoo 2014-7-25 23436 琴声悠扬 2020-11-9 15:13
[原创] UVM factory 机制的简单实现(有代码) attachment hbhbts 2014-8-26 22324 sunjianty 2015-2-14 20:50
[原创] 关于 sc_event_finder 的问题 asic_wang 2015-4-30 21950 asic_wang 2015-5-6 22:46
[原创] 搞不懂m_sequencer 和 p_sequencer的区别,请指教 atlandis 2015-7-8 22664 白云黄鹤 2015-10-3 16:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 20:58 , Processed in 0.018757 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块