innovus的viacell

wts13588035346

请教一下大佬们，当我使用innovus画power时，工具打的via的属性里viacell在tech lef里是没有的，这是为什么，比如工具画的M4和M3之间的via的viacell是WT_0_1,但是lef里只有WT_H WT_V等这些via，我该如何避免该问题。我以前使用的是icc，icc在打via时会选取.tf里的via，急！！！     谢谢大佬们解答了

Lover_Momo

lef中，via，有一些是default的，还有一些是generated的。打Power的时候，是单Via，根据Rule {Spacing/Encl} 做成Via Array。然后这个Via Array就是新的Via Name了，并且名字也部分继承了单Via的名字。大概是这样。

wts13588035346

自己顶一下

wts13588035346

   

Lover_Momo 发表于 2025-10-10 18:27
lef中，via，有一些是default的，还有一些是generated的。打Power的时候，是单Via，根据Rule {Spacing/Encl ...

大佬 你的意思是我不用管工具打的via吗，就让它自己去使用via

wts13588035346

   

Lover_Momo 发表于 2025-10-10 18:27
lef中，via，有一些是default的，还有一些是generated的。打Power的时候，是单Via，根据Rule {Spacing/Encl ...

还有如果我确实想使用lef里某些via怎么办，我使用了setViaGenMode -viarule_preference WT_H  ,但是发现工具在给WT这层打via时，明明可以打好多孔，但是它居然只打了一个

Lover_Momo

一般情况可以这样说吧，深入考虑就是DFM Via了。不过初级可以暂时不考虑。

Lover_Momo

2个方向Debug:

1. 看看Cut/Metal Layer的Rule，确认一下是否如你所说的打成Array的时候有没有DRC问题。{Debug技巧就是setViaGenMode -ignore_DRC true，这个mode一定在正常flow中不能这么设置，只是Debug来用，然后如果打上了，再Verify DRC，看违反哪些规则，再进一步分析}
2. 打Via的选项是否有调整的地方，比如禁止多via,split via等 。

wts13588035346

   

Lover_Momo 发表于 2025-10-10 18:27
lef中，via，有一些是default的，还有一些是generated的。打Power的时候，是单Via，根据Rule {Spacing/Encl ...

大佬，我刚才重新理解了一下，您看看是不是这样的，比如我现在需要工具给M3与M4之间打W3的via，然后工具会根据tech lef里的via，例如W3_H，自己根据所需打的via的大小由W3_H生成了15*5的via，然后工具自己将该via的Viacell命名为W3_0_34, 这就是我在gui中所看到的via，是这个意思吗

Lover_Momo

大概是这么个意思。