LDO受bonding线电感影响导致瞬态响应恶化

长江头TM

所设计的LDO是用在系统里面给TDC和PLL供电的，片外电容1uF。
最开始的仿真testbench如图1所示，是单pad。加上bonding线的电感后发现瞬态响应恶化很厉害，无法接受。

改用了图二所示的双pad接法，相当于LDO的输出通过bonding线接到电容，再通过bonding线接回芯片为芯片内部供电。但是这种接法下，VOUT的瞬态响应是正常的，VOUT25（真正为芯片供电的电压）依然是错误的。在VOUT25这里接1uF的decap电容是有效的，但是实际不可能用这么大的电容。
另外我发现负载电流突变时会导致我给的理想电源电压（加了电感）也出现波动。
实在没有什么办法了，希望有大佬能够指点迷津。

长江头TM

自己顶一下

kuohsi

瞬態電流遇上電感，這無解吧，VOUT給理想電壓也沒用。

暖阳

能采用的方法就是多用几个PAD这样bonding的寄生电感并联会降低值，或者加大电容，片上可以放几百PF的电容，片外可以用贴片电容直接贴上去

长江头TM

kuohsi 发表于 2025-5-22 08:37
瞬態電流遇上電感，這無解吧，VOUT給理想電壓也沒用。

是的，而且我仿真发现，理想3.3V电压那边也有一个电感模拟bonding线，在负载电流变化时，也会引起这理想电源电压的波动

长江头TM

暖阳 发表于 2025-5-22 12:20
能采用的方法就是多用几个PAD这样bonding的寄生电感并联会降低值，或者加大电容，片上可以放几百PF的电容， ...

您提到的这两个解决方法我有在尝试：
1.多用几个pad：您提到的多用几个pad和我帖子里面展示的双pad的回流接法是不一样的吧？相当于就用两个pad并联接出来。
2.加decap电容:目前需要加至少1uF的decap电容，而且片内面积不允许，只能在片外去加，我接成这个样子可以模拟出真实情况吗

nanke

楼上说的意思是多打几根bonding线。多根线并行电感就减小了。 还有实际芯片工作的电流上升下降沿一般正常工作不会有100ps需要从1mA到50mA还需要电压稳定，这么快的边沿有几十几百mV毛刺都是正常的。

暖阳

nanke 发表于 2025-5-22 16:39
楼上说的意思是多打几根bonding线。多根线并行电感就减小了。 还有实际芯片工作的电流上升下降沿一般正常工 ...

就是这个意思，可以vout的输出pad多设置几个，每个如果工艺允许的话可以打双线

joeount

#在这里快速回复#第一个仿真图里面，w/o 电感，输出电压变化才几mV，而电流上升时间只有100ps，好像不太现实

贾郑和

长江头TM 发表于 2025-5-22 14:27
您提到的这两个解决方法我有在尝试：
1.多用几个pad：您提到的多用几个pad和我帖子里面展示的双pad的回流 ...

你现在是单仿LDO，给这么大的瞬态抽电，抽电速度还这么快，很难没有问题，因为仿真条件太苛刻了。

提供一个思路：不是优化LDO性能，而是把实际的负载接上看看效果，怎么评估效果好不好呢？和用理想的电压源供电时的VCO等性能做对比。如果实际LDO性能和理想电压源供电的性能差异很大，就进一步优化LDO性能（1、LDO带宽；2、直接加decap。通常2的效果最直接可靠），直到性能差异达到可以接受的程度。