在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 101|回复: 0

[原创] 存储芯片异常与外围电路的问题

[复制链接]
发表于 5 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人初入模拟ic一年多,是个行业小白,最近碰到一个很奇怪的问题,芯片内部有两个一模一样的存储模块,这俩个存储模块在版图上位于外围电路的左边,现在在测试的时候发现右边一个存储模块(远离外围电路的)是正常的,而左边的存储模块(靠近外围电路的)两个端口直接存在直接的耦合漏电,现象为给某一个端口(栅极)供电,另一个端口(源漏短接)如果存在对地通路的话,就会有漏电流,即使不存在对地通路,该端口也会存在一个相应的电压,然而在理论上来说应该这个(源漏短接的)端口都应该是0v,做了一些测试之后发现只有这两个端口之间存在耦合。而且该端口(栅极)经过单独测试,并没有漏电流现象,也就是说没有栅极损坏。版图上这两个端口的esd也距离很远,

因此实在是不知道为什么会出现这种现象,请各位大佬给在下一点想法。谢谢大家

目前猜测就是,在版图上,存储模块部分与外围电路部分之间缺少了一部分GR导致的,但也只是纯猜测。

版图示意图如下,中间红色竖线为缺少的GR,而且经过EMMI等失效性分析,在这个两个有耦合的端口之间任一端口给电压,在外围电路中都会有相应的电流产生,但就是不知到是如何产生的,比较头疼




                               
登录/注册后可看大图

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-24 04:38 , Processed in 0.025243 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表