在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 189|回复: 0

[求助] vcs的libmap选项

[复制链接]
发表于 2025-4-25 19:49:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
假设有module A和moduleB。其中A由a1.v、a2.v~a10.v共10个文件组成。B由b1.v、b2.v~b10.v共10个文件组成。这里a2.v和b2.v定义了同名module:test。编译的时候会有override警告。现在想要通过libmap选项处理这个问题(模块A编译到llib_a库,B和其它模块编译到默认的work库,来清除override警告)



lib.map文件:
***********************************************
lbirary llib_a a1.v, a2.v .... a10.v


cfg top_cfg
  design top_design;
  instance top_design.A liblist llib_a;
  default liblist work
endcfg
***********************************************

编译的时候增加了选项-libmap lib.map -top top_cfg。但是编译过程还是有override警告,不清楚哪里出问题了。求大佬解答?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-12 13:37 , Processed in 0.012933 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表