SMIC40nm_ESD MOS LVS识别不出来，请路过的大佬帮忙解答一下。

bubushenghua · 发表于 2025-4-22 15:25:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 bubushenghua 于 2025-4-23 12:32 编辑

器件是：nhmfet (5V)
1.需要加哪个layer？
2.还是在 run lVS 的rule 里添加一些信息？
3.加了 DRC marking layer ,如：ESDIO2 ESDHV
微信图片_20250423123220.jpg

sudabin · 发表于 2025-4-22 16:50:35

查看一下设计文档,看一下这个器件“nhmfet (5V)”由哪几个层次组成，或者看一下LVS RULE FILE 看一下这个器件的组成

bubushenghua · 发表于 2025-4-22 17:02:20

sudabin 发表于 2025-4-22 16:50
查看一下设计文档,看一下这个器件“nhmfet (5V)”由哪几个层次组成，或者看一下LVS RULE FILE 看一下这个器 ...

看了rule file 。也看了design rule ,又加了一个ESD1。LVS还是不识别。

sudabin · 发表于 2025-4-22 17:09:07

FOUNDRY 提供的技术库里能不能找到一些线索？

sudabin · 发表于 2025-4-22 17:12:56

解决问题后麻烦发一下，我也学习一下，“nhmfet (5V)”在这个制程里是属于HV吗？ESDIO2 ESDHV 这些层次加得对不对

bubushenghua · 发表于 2025-4-22 19:33:26

sudabin 发表于 2025-4-22 17:12
解决问题后麻烦发一下，我也学习一下，“nhmfet (5V)”在这个制程里是属于HV吗？ESDIO2 ESDHV 这些层次加得 ...

谢谢。ESDIO2换成ESDIO1就可以了。

bubushenghua · 发表于 2025-4-22 19:35:57

本帖最后由 bubushenghua 于 2025-4-22 19:52 编辑

sudabin 发表于 2025-4-22 17:12
解决问题后麻烦发一下，我也学习一下，“nhmfet (5V)”在这个制程里是属于HV吗？ESDIO2 ESDHV 这些层次加得 ...

是属于HV。一共加了：ESDIO1+ESDHV+ESD1
由于IO内部的器件是由低压器件替换成高压器件。
原来的IO版图加的是ESDIO1。而design rule里面ESD HVNMOS器件真值表中特有的layer有：ESDHV+ESDIO2+ESD1。
加ESDIO1 LVS识别了。
不明白加ESDIO2，ESD HVNMOS LVS就没有识别。

bubushenghua · 发表于 2025-4-23 12:36:58

把SAB去除，LVS就没有问题。请问这是什么原因？

David.Z · 发表于 2025-4-23 14:00:38

SAB是你自己手动加的吗，这种管子本来就把漏极拉长了自带电阻应该不用自己加SAB，所以你加一个SAB应该属于多此一举然后妨碍了器件的识别吧，感觉应该是这个意思。

David.Z · 发表于 2025-4-23 14:25:51

哦好像不对，感觉还是需要加SAB

[求助] SMIC40nm_ESD MOS LVS识别不出来，请路过的大佬帮忙解答一下。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2