在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 209|回复: 2

[讨论] fpga holdtime 违例

[复制链接]
发表于 2025-4-11 16:06:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 scutlee 于 2025-4-11 17:54 编辑


                               
登录/注册后可看大图


这是holdtime 违例吗??怎么解决




                               
登录/注册后可看大图

能帮我看下这个报告吗???

这个hold time violation怎么解决??



                               
登录/注册后可看大图



                               
登录/注册后可看大图

综合完成了。

怎么使用全局时钟网络??
例化一个bufg吗??



发表于 6 天前 | 显示全部楼层
就是在clock的源头例化一个GBUF
 楼主| 发表于 5 天前 | 显示全部楼层


kk2009 发表于 2025-4-13 15:07
就是在clock的源头例化一个GBUF


在clk_wiz之后??
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-19 03:51 , Processed in 0.030922 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表