设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电源设计 › 电源论坛 › osc求助
返回列表 发新帖
查看: 267|回复: 4

[求助] osc求助

[复制链接]
lyhzb
发表于 4 天前 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
各位大佬，小弟最近在学习osc，仿真过程遇到了一个难以解决的问题，如下图所示：为什么比较器会在和VL比较的时候无法处于饱和呢？无论我怎么调整比较器和Vl都无法保证两个同样的比较器同时正常工作。为什么会出现这种情况呢？小弟很困惑？

比较器设计思路如下，小弟现在不知道电路哪里不对，也曾一度认为是比较器没有设计好，可是改了很久的比较器还是无法解决问题。
屏幕截图 2025-03-22 125129.png
屏幕截图 2025-03-22 125201.png
屏幕截图 2025-03-22 125246.png
屏幕截图 2025-03-22 125314.png
屏幕截图 2025-03-22 125337.png
屏幕截图 2025-03-22 125358.png
微信图片_20250322131308.jpg
回复

举报

adren
发表于 前天 09:47 | 显示全部楼层
你发下比较器输入的信号波形跟输出波形吧
回复 支持 反对

举报

lyhzb
 楼主| 发表于 前天 16:29 | 显示全部楼层


adren 发表于 2025-3-24 09:47
你发下比较器输入的信号波形跟输出波形吧


哥，我修改了一下逻辑，改为高电平有效的sr，总体的逻辑应该是没问题。
以下这是我的比较器输入输出波形



屏幕截图 2025-03-24 161724.png
屏幕截图 2025-03-24 161805.png
回复 支持 反对

举报

lyhzb
 楼主| 发表于 前天 16:51 | 显示全部楼层


adren 发表于 2025-3-24 09:47
你发下比较器输入的信号波形跟输出波形吧


抱歉哥 我发现一个问题 我的VH VL由ldo给的 但是我发现VH VL不是恒定的 wo重新调整了一下让VH VL稳定在2.1v 1.2v后 比较器输入输出波形如下：

图二是比较器的slope VH 和其输出波形
图三是比较器的slope VL 和其输出波形
屏幕截图 2025-03-24 164508.png
1.png
2.png
回复 支持 反对

举报

adren
发表于 昨天 15:25 | 显示全部楼层
看波形，VSLOPE的下降太快了，建议你把下拉那一路加一个NMOS偏置管，让VSLOPE上拉的电流跟下拉的电流一样
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-26 05:44 , Processed in 0.019550 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表