芯片封装对ESD影响如何做静态检查

zhangyang370281

目前遇到一个问题：一芯片在A款封装下通过了2KV HBM ESD测试（2.5KV失效），在B款封装（die是一样的）下未通过2KV HBM ESD测试，两款芯片只是封装设计不同，目前想确认一下B款芯片ESD失效原因，为什么封装改变反而降低了芯片ESD等级，想找一个芯片级静态检查工具和方法，能否带着封装参数做芯片的ESD静态检查，分析封装对ESD性能的影响
各个大佬有无遇到类似的问题，大家芯片流片前的ESD静态检查都是怎么做的？欢迎交流沟通

jinpeng.li

应该是封装走线的电阻不同吧

zhangyang370281

jinpeng.li 发表于 2025-2-19 11:13
应该是封装走线的电阻不同吧

封装信号走线会有差异，但是信号线都是金属铜走线且很厚，走线电阻不会差异太大的，我倒是怀疑封装电感的影响，不知道这个怎么仿真检查，或者是判决条件是什么？

tStone

单从封装打线上来说有以下几点猜测：
1、是不是换了封装之后某些信号的走线拉长了，导致原来可以pass的端口fail了
2、是不是换了封装之后，die上的GND和封装上的GND被拉长了，导致整个芯片的的ESD能力下降了
3、是不是原来的封装散热能力较好，新的封装散热差一些，导致ESD事件触发时内部温度更高，再叠加上本来的ESD能力也不是很强（2kV），可能在失效的边缘徘徊。（瞎猜）

zhangyang370281

tStone 发表于 2025-2-19 17:22
单从封装打线上来说有以下几点猜测：
1、是不是换了封装之后某些信号的走线拉长了，导致原来可以pass的端口 ...

感谢解惑，我的想法如下

单从封装打线上来说有以下几点猜测：
1、是不是换了封装之后某些信号的走线拉长了，导致原来可以pass的端口fail了
回复：失效的位置在信号管脚，我理解的信号管脚电阻变大，反而有利于HBM ESD，可以理解HBM模型串联的1.5K欧电阻的延伸，管脚先过ESD再到电路，因此信号管脚到ESD的电阻在放电公共路径（和模型串联的1.5K欧电阻一样）上，这部分电阻反而有利于HBM ESD，所以我不认为这是Fail的原因

2、是不是换了封装之后，die上的GND和封装上的GND被拉长了，导致整个芯片的的ESD能力下降了
回复：封住后的GND平面是非常强壮的（很厚的铜皮），这部分电阻很小的，不会导致ESD能力下降
3、是不是原来的封装散热能力较好，新的封装散热差一些，导致ESD事件触发时内部温度更高，再叠加上本来的ESD能力也不是很强（2kV），可能在失效的边缘徘徊。（瞎猜）


答复：HBM ESD测试时，芯片都没有供电，不在工作状态，而且ESD事件触发时间很短，远小于热扩散时间（可以查阅一下热扩散系数），所以散热能力对HBM ESD几乎无影响

tStone

zhangyang370281 发表于 2025-2-19 17:58
感谢解惑，我的想法如下

单从封装打线上来说有以下几点猜测：

你的回复有道理，我没有深入的思考过，只是假定一些可以走的方向（貌似很容易就被推翻了），那我再提出两条吧：
1、是不是ESD测试厂家再进行ESD测试时用了不同的测试机台，例如最开始用的是Zapmaster，后来用的是MK2，这两种测试出来的结果可能有差异。（这个是我们合作过的ESD测试厂给我们的说法）

2、是不是两次封装的芯片是不同的批次，例如第一次是去年封装的，第二次是今年封装的。（根据ESD测试厂给我们的消息，一些公司会定期的对同一款芯片进行ESD测试，即使不换封装也会这么做，那我猜测是不是这些公司担心不同的批次ESD性能有波动，虽然我们至今都没有遇到过类似的问题。）

gratwo

封装参数影响是有的。

从你描述来看，芯片本身esd能力应该就是2kv附近。
封装引入的参数，主要的影响不是电阻和电容，二者都很小。
电感的影响大。

你可以带上封装寄生，进行仿真看看电流~~~