在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 467|回复: 9

[求助] mim被pad压到不识别

[复制链接]
发表于 2025-1-6 16:05:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
东部130的工艺,mim电容被pad压到不识别,是因为pad上面的por这一层,去掉就没事,mim电容是metal3和4,我们是通过修改rule能过的,但是这个修改的方法有大佬可以解答吗
微信图片_20250106160416.png
 楼主| 发表于 2025-1-6 16:06:41 | 显示全部楼层
右边是修改过的rule
发表于 2025-1-6 16:16:01 | 显示全部楼层
原始的DRC基本逻辑: 识别MTM34  是cap_mim34_init outside (POR/SEALRING/VIA/MIM23....)的区域。
所以左侧修改就是把POR 从outside后的逻辑中去除,
结果DRC/LVS会识别POR区域的cap***init 为MTM34器件
 楼主| 发表于 2025-1-6 16:30:14 | 显示全部楼层


110006 发表于 2025-1-6 16:16
原始的DRC基本逻辑: 识别MTM34  是cap_mim34_init  outside (POR/SEALRING/VIA/MIM23....)的区域。
所 ...


左侧的OR POR VIA2是什么意思啊
发表于 2025-1-6 16:51:30 | 显示全部楼层


huangyh 发表于 2025-1-6 16:30
左侧的OR POR VIA2是什么意思啊


即 POR OR VIA2
是POR与VIA2的并集
前面几行都是在搜集一些MIMCAP不能overlap的层次,然后一个个 OR 起来,合成一个 “禁止存在于MIMCAP区域”的大合集,然后在后续的运算中给它NOT掉,只要存在这个大合集中的layer和MIMCAP overlap了,就容易导致不认器件或者property error
 楼主| 发表于 2025-1-6 16:56:23 | 显示全部楼层


Visen_Chiang 发表于 2025-1-6 16:51
即 POR OR VIA2
是POR与VIA2的并集
前面几行都是在搜集一些MIMCAP不能overlap的层次,然后一个个 OR 起 ...


好的,谢谢大佬
发表于 2025-1-7 10:15:50 | 显示全部楼层
这个改动是你们自己为了通过lvs验证改动的吗?请问相关的DRC是否验证过或者和fab沟通过,我刚看了文档,pad下面的金属放置是有要求的,并且结合你们的metal option选择,建议确定下drc验证,如果你们自己确认过可以这么改那就行。
 楼主| 发表于 2025-1-7 10:21:45 | 显示全部楼层


Quinn714 发表于 2025-1-7 10:15
这个改动是你们自己为了通过lvs验证改动的吗?请问相关的DRC是否验证过或者和fab沟通过,我刚看了文档,pad ...


已经流片过,应该是为了过lvs吧,我刚接手改版还不太清楚
发表于 2025-1-7 10:46:26 | 显示全部楼层


huangyh 发表于 2025-1-7 10:21
已经流片过,应该是为了过lvs吧,我刚接手改版还不太清楚


建议跑下drc看看,实在好奇,我这边项目mim没放到POR下面的。也不知道fab那边给你们返回验证结果的时候,是不是沟通可以waive掉。
发表于 2025-1-17 11:38:57 | 显示全部楼层
学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-30 13:32 , Processed in 0.022833 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表