smic11工艺中如何做好隔离？

shippo

请问各位大佬，在smic11工艺中版图如何做好隔离又不过度设计？

因为之前做的DBH工艺，是六端器件，有 iso，sub 层次，例如差分对的mos会单独用iso与其他mos管隔离，但是现在 smic11工艺中只有 NW层次做阱隔离，在遇到差分对的时候，我考虑 pmos差分对用 N-Ring围住后，与其他pmos管的N-Ring断开，虽然接的电位一致，但起码在物理距离上是拉开的；
另外 BG模块中注重电阻匹配，那我给 p型poly电阻围上N-Ring后，需不需要再包一圈接地的p-Ring？
领导问我是不是过度设计，我一时没说出实质性理由，求帮助。

                               
登录/注册后可看大图

bubushenghua

多晶硅电阻由poly组成。多晶硅电阻是制作在场氧化物区的上面。多晶硅电阻被周围的氧化物完全包围。由于氧化物有非常好的绝缘性，所以几乎没有漏电流。个人理解：可以不用围ring。之所以围ring，是因为ring上有AA。这就涉及到STI的面积问题。因为STI的面积过大，导致STI后续的工序CMP磨出大凹坑，后续生长多晶硅poly的时候，这个凹坑位置比其他地方更厚，会出现poly残留。

bubushenghua

电阻周围的氧化物同时也作为电容的介质层在电阻和临近的器件之间产生耦合。在多晶硅电阻上跨线，会产生耦合电容。尽管这个电容很小，但还是足以将噪声耦合进高阻抗的电路。