Generated clock has no path from master clock!!

yuenlee

我在运行clock_opt时会遇到

                               
登录/注册后可看大图

                               
登录/注册后可看大图

我在sdc有create generated clock跟create clock

                               
登录/注册后可看大图

想请问是哪里出了问题，还是netlist档出了问题，有什么解决办法吗，谢谢！

2596784844

字面意思，generated clock这个pin和source clk之间没有物理路径，netlist看一下时钟哪来的吧

Challensys

你的 PLL 有没使用反馈相位对齐功能？

anonymous_es

port到generate的PIN之间没有timing arc，或者PLL的model输入和输出clock之间没有timing arc