在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 128|回复: 6

[讨论] 有关nnt类型的MOS管的PSUB layer

[复制链接]
发表于 昨天 08:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问一下,nnt类型的MOS管的背栅是外延层还是会有另外的掺杂做PWELL呢?在DR中我看了一下,剖面图显示的,nnt的背栅是外延,是不是就是这样呢?nnt的MOS上的“PSUB”这一层到底是什么意思呢?欢迎大家讨论。
发表于 昨天 09:00 | 显示全部楼层
nn一般指的是native n,就是本征n,叫native,就意味着不做沟道注入。在画版时,肯定为了器件类型识别方便加一些辅助层,但是最后masktooling之后制版的层里,nn这个地方的沟道注入都是没有的。
发表于 昨天 09:34 | 显示全部楼层


acrofoxAgain 发表于 2024-12-24 09:00
nn一般指的是native n,就是本征n,叫native,就意味着不做沟道注入。在画版时,肯定为了器件类型识别方便 ...


正解
 楼主| 发表于 昨天 20:22 | 显示全部楼层


acrofoxAgain 发表于 2024-12-24 09:00
nn一般指的是native n,就是本征n,叫native,就意味着不做沟道注入。在画版时,肯定为了器件类型识别方便 ...


你好,如果这里的本征是具有真正含义的,也就是本征硅,,那就说明,当nnt做在p外延上的时候,还需要有N注入,平衡P外延,N注入使得nnt的背栅的载流子浓度与本征硅相当。如果有”将背栅调整为本征“这个步骤,,那么nnt的MOS需要注意WPE也就说的通了。。感谢大佬的回复。
发表于 昨天 20:34 | 显示全部楼层


枭枭 发表于 2024-12-24 20:22
你好,如果这里的本征是具有真正含义的,也就是本征硅,,那就说明,当nnt做在p外延上的时候,还需要有N ...


靠P/N互补出来的不叫本征硅,本征硅是指没掺杂的。只是在MOS工艺中不会有真正的本征硅,只是没有注入的最接近本征硅。它的好处不只是阈值低,要降低阈值,可以杂质补偿补偿。本征管少阈值调节注入的另一个好处是,因为少了杂质,噪声特性更好。这个是靠杂质补偿达不到的。
 楼主| 发表于 昨天 21:12 | 显示全部楼层


acrofoxAgain 发表于 2024-12-24 20:34
靠P/N互补出来的不叫本征硅,本征硅是指没掺杂的。只是在MOS工艺中不会有真正的本征硅,只是没有注入的最 ...


那nnt的背栅有没有N注入调整那一步呢?那Native的意思体现在哪了呢?还有就是WPE,,,头大,,可以解惑一下吗?谢谢。
 楼主| 发表于 昨天 21:16 | 显示全部楼层


枭枭 发表于 2024-12-24 21:12
那nnt的背栅有没有N注入调整那一步呢?那Native的意思体现在哪了呢?还有就是WPE,,,头大,,可以解惑 ...


白天我也看了DM文件了,nnt的Vsat的确要比一般NMOS的Vsat小的多。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 03:20 , Processed in 0.019076 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表