三个月开发NVMe IP不是梦

xidianuser

1 开发NVME Host IP难在哪？

1）协议复杂性：NVMe协议相对复杂，过程调试不尽如意。
2）开发周期长：即使有xilinx开发板，但是采用开发板上机调试，首先是编译时间长，增加调试时间；其次是不清楚如何排查问题，种种原因导致目前开发NVMe IP成为难点。


2. 快速开发利器：基于UVM的Xilinx PCIE4 NVMe IP开发工具
目前主流Xilinx开发板大都支持PCIe3.0，部分高端开发板支持PCIe4.0，预计后面将推出支持PCIe6.0的开发板（据说xilinx官方2026年将推出：Versal Premium系列，助力数据中心和高性能计算），但我们熟悉的V系列，K系列和zynq系列好像还得等等，有这方面需求的可以关注。

我们采用PCIE4开发，主要是考虑它可以向下兼容，调试方便，UVM验证就是解决上面的痛点，难点。有了它，还怕完不成IP开发任务？



3.基于UVM的Xilinx PCIE4 NVMe IP开发工具
目前应用NVMe IP主流器件大都采用xilinx的ultrascale或ultrascale+系列，如V，K和Zynq系列。虽然PC端已经支持PCIe5，但是FPGA端还停留在PCIe3.0或PCIe4.0.而PCIE4提供向下兼容，故推出配套的UVM验证工具选用支持PCIe4系列是符合目前开发需求。


4.什么是Xilinx PCIE4
Xilinx PCIE4是Xilinx公司开发的AMD UltraScale+™ 设备集成块，全程为AMD UltraScale+™ Devices Integrated Block for PCI Express® (PCIe®) solution IP core， 此IP是一种高带宽、可扩展且可靠的串行互连构建模块，适用于 UltraScale+ 设备。AMD 在 UltraScale+ 架构中提供了两种 PCIe 集成块：PCIE4 集成块和 PCIE4C 集成块。PCIE4 块是 UltraScale+ 设备中使用的，支持 PCIe IP。配备高带宽存储器 (HBM) 的 AMD Virtex™ UltraScale+™ 设备包含 PCIE4 块和增强型 PCIE4C 块的混合配置。

PCIE4 块支持 1-lane、2-lane、4-lane、8-lane 和 16-lane 配置，包括 Gen1 (2.5 GT/s)、Gen2 (5.0 GT/s) 和 Gen3 (8 GT/s) 的速度，符合 PCI Express 基本规范 3.1 版。PCIE4C 块在功能上等同于 PCIE4 块，并且额外支持 Gen4 (16 GT/s) 的速度，支持 1-lane、2-lane、4-lane 和 8-lane 配置，符合 PCI Express 基本规范 4.0 版。该解决方案支持 AXI4-Stream 接口作为用户接口。


5为什么么要在PCIE4上开发NVMe IP
1. 高带宽和高性能
支持 Gen1 (2.5 GT/s)、Gen2 (5.0 GT/s)、Gen3 (8 GT/s) 和 Gen4 (16 GT/s) 的不同速率。
可以根据实际需求选择不同的带宽和速率，满足不同应用对性能的要求。
2. 灵活的配置选项
提供 1-lane、2-lane、4-lane、8-lane 和 16-lane 配置选项，可以根据需要进行扩展，提供灵活的设计空间。
支持多种配置选项，可以根据系统的需求来平衡带宽和硬件资源。
3. 兼容性和标准化
PCIe 4.0 版本（PCIE4C块）支持 16 GT/s 速度，并与 PCI Express Base Specification, Revision 4.0 兼容。这样可以确保设备在未来的系统中保持兼容性，支持最新的高速传输标准。
PCIe 3.1 版本（PCIE4块）与 PCI Express Base Specification, Revision 3.1 兼容，确保它与现有设备和平台的兼容性。
4. 扩展性和可定制性
提供多个数据通道配置，支持 AXI4-Stream 接口，使得设计者可以根据具体应用需求灵活调整系统架构，进行扩展。
支持与多个设备之间的高效通信，增强了数据传输的灵活性和可定制性。


6为何需要基于UVM 的NVMe IP开发工具
作为NVMe IP开发者，在构建IP时总是需要不断修改，然后编译上板测试，每一次编译，少则20分钟，多则两三个小时，对IP的热情总是在满怀期待的希望等待中磨灭，NVMe IP开发工具作为一个仿真验证环境，有以下特点
1）基于UVM验证环境，对熟悉UVM的伙伴非常友好，便于后续特定测试用例的编写与修改

2）提供完整的NVMe测试用例，包括PCIE初始化，枚举，NVME初始化，NVMe读写事务


3）        提供基于三星980pro编写的Refence Model，可模拟全场景下的NVMe设备行为。极大提高上板成功概率，在上板前解决各种疑难问题
4）        极大缩短验证所需的时间，根据传输的数据量不同，在1-5分钟即可完成波形仿真。
5）        可做仿真极限压力测试，经测试，在128位AXIS，时钟频率250MHz下，NVMe读写峰值可达到3500 MB/s


如感兴趣，请移步：
B站视频：
https://www.bilibili.com/video/B ... fe96188b7caefeda6e7
或者B站搜用户名： 专注与守望     上面有更多相关视频
或CSDN：  https://mp.csdn.net/mp_blog/mana ... 1011.2124.3001.5298

xianuser

好东西，但愿开发不是梦。

xidianuser

在进一步优化，期望支持PCIe4.0

xianuser

最新nvme2.1协议进一步优化。期待集成NVMe IP的实现。。。。。。