关于VCD波形dump的问题

JekinBrown

小弟在VCD dump这里栽了跟头，发现了一个很奇怪的事，小弟这里以一个很简单的激励为例：

1. `timescale 1ns/1ps
   
2. module test;
   
3.         reg clk;
   
4. 
   
5.         initial begin
   
6.         clk = 1'b0;
   
7.         forever #5 clk = ~clk;
   
8.         end
   
9. 
   
10.         initial begin
    
11.         #100 $finish;
    
12.         end
    
13.         initial begin
    
14.         $dumpvars;
    
15.         $dumpfile("test.vcd");
    
16.         end
    
17. endmodule
    

复制代码

另外附上我的vcs编译和仿真代码，采用vcs 2-step flow：

1. vcs -nc +v2k -l compile.log -debug_access+all \
   
2. -debug_region+cell+encrypt +lint=all -full64  \
   
3. -Mupdate -sverilog -V ./test.v
   
4. ./simv -l sim.log -suppress=ASLR_DETECTED_INFO
   
5. 
   

复制代码

显然，运行后得到的test.vcd即clk的波形记录。
但是，但是，由于平常书写激励常常需要在dve中直观调试，所以，一般情况下，我会使用./simv -gui ......唤出dve进行仿真。

                               
登录/注册后可看大图

此时，由于tb里面已经写好了finish，所以直接F5启动仿真。
奇怪的事情是，此时虽然test.vcd同样也会生成，但是，却只记录了clk的初态，这让我百思不得其解。

1. <略去前面的comment>
   
2. $scope module test $end
   
3. $var reg 1 ! clk $end
   
4. $upscope $end
   
5. 
   
6. $enddefinitions $end
   
7. 
   
8. #0
   
9. $dumpvars
   
10. 0!
    
11. $end
    
12. <vcd至此结束>
    

复制代码

虽然可以通过去掉-gui option来实现dump vcd，但是小弟还是想请教各位原因是什么？