在verilog task 中加入延时输出后波形错误

sktwo

                               
登录/注册后可看大图

在task里用for将并性输入串行输出，

                               
登录/注册后可看大图

$display的内容显示每个clk周期，txd都会更新

                               
登录/注册后可看大图

verdi里txd波形只更新了一次
求教，这是为什么

gaurson

波形多加点信号，把clk加进来看看？而且还要看看你的task怎么定义txd的属性，多放一点代码吧。