1GHz 1ns能完成两个250bit数的相加吗

scutlee · 发表于 2024-10-28 10:49:24

您需要登录才可以下载或查看，没有账号？注册

x

liuguangxi · 发表于 2024-10-28 12:37:42

取决于用多少nm工艺了，保险做法写个250bit的2输入加法器，输入输出数据都寄存，约束时钟周期1ns，看DC综合时序报告。

scutlee · 发表于 2024-10-28 13:44:11

liuguangxi 发表于 2024-10-28 12:37
取决于用多少nm工艺了，保险做法写个250bit的2输入加法器，输入输出数据都寄存，约束时钟周期1ns，看DC综合 ...

用的5nm

liuguangxi · 发表于 2024-10-29 09:20:10

scutlee 发表于 2024-10-28 13:44
用的5nm

这么先进工艺那应该没问题

upsidedown · 发表于 2024-10-29 10:42:50

liuguangxi 发表于 2024-10-29 09:20
这么先进工艺那应该没问题

怎么估计有没有问题呢？5nm的cell延时大约多少？我主观感觉先进工艺也不能这么厉害，否则处理器主频提升幅度不应显著变缓。

scutlee · 发表于 2024-10-30 15:17:59

liuguangxi 发表于 2024-10-29 09:20
这么先进工艺那应该没问题

登录/注册后可看大图

每条路径都这样，应该是没问题了吧

liuguangxi · 发表于 2024-10-30 15:35:18

scutlee 发表于 2024-10-30 15:17
每条路径都这样，应该是没问题了吧

clock uncertainty设置了多少？

scutlee · 发表于 2024-10-31 01:13:53

liuguangxi 发表于 2024-10-30 15:35
clock uncertainty设置了多少？

好像有violation

登录/注册后可看大图

liuguangxi · 发表于 2024-10-31 09:17:56

这点transition violation不用管

[讨论] 1GHz 1ns能完成两个250bit数的相加吗