在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 443|回复: 5

[讨论] 做好了FPGA bitfile

[复制链接]
发表于 2024-8-23 16:45:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 scutlee 于 2024-8-23 16:48 编辑

做好了FPGA bitfile
里面有一个MCMM


感觉MCMM输出的clock 频率不太对,

怎么测量这个clock的频率
发表于 2024-8-23 17:03:39 | 显示全部楼层
频率不高MUX到PAD上测,频率高就先分频在拉到PAD上测呗。还有什么好办法吗
 楼主| 发表于 2024-8-26 09:56:44 | 显示全部楼层


ustszl 发表于 2024-8-23 17:03
频率不高MUX到PAD上测,频率高就先分频在拉到PAD上测呗。还有什么好办法吗 ...


为啥要分频??能测试的频率范围是??
发表于 2024-8-31 17:37:54 | 显示全部楼层


scutlee 发表于 2024-8-26 09:56
为啥要分频??能测试的频率范围是??


看你FPGA IO的输出能力、PCB上的走线和测量工具呗,频率越低对这些东西的要求越低
发表于 2024-10-10 15:11:48 | 显示全部楼层
用另外一个时钟,写个计数器一直计数
发表于 2024-10-10 15:40:13 | 显示全部楼层
用一个基准时钟,去检查该时钟(有时可以分频)的高低电平,比如100MHZ 检测 10MHZ,理论上高低电平计数都应该是5,时钟沿有偏移,4 5 6 都可以认为正确。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-11 05:28 , Processed in 0.021616 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表