DFT 的 DC 和 AC 流程区别

兵临城下

之前接触的都是基于DC mode的流程，目前刚接触基于AC mode的OCC流程；

看着手册文档有点迷惑，希望大神能够指点迷津，不慎感激！

  有以下问题请教：

  关于OCC flow中

  1. ref_clk也是ATE 测试机台提供吗？
  2.这里ate_clk是否就是scan_clk(DC mode 流程中的）
  3. occ_reset 是否就是scan_reset
  4. pll_bypass是需要另外独立的PAD吗？
  5.  DC mode(stuck at fault) 和 AC mode(transition fault) 是合在一起的吗？ 或者说走完AC mode流程，肯定包含DC mode; 反过来走完DC mode不一定包含ACmode


希望大神回复


  此图为OCC flow

                               
登录/注册后可看大图

anonymous_es

DC/AC shift是一样的，主要区别是capture

DFTbin

• 是的
• 是的
• 否
• pll_bypass可以不用pad，用内部的pin也是可以的
• 个人理解：不是的，ac测的主要是delay fault，如果失效了，你也没办法确定是cell delay出了问题，还是stuck at发生了
  

shawnmicheals

1. ref_clk 可以是芯片内部时钟，既然是PLL那通常都是晶振；所以需要保证在scan_mode起来后 晶振是能要开
2. ate_clk 可以认为是scan_clk -- 实际应该说是 shift_clk，工具通过occ 来在 shift_clk 和芯片实际工作时钟中进行选择
3. scan_reset 通常需要从PAD上单独引入
4. pll bypass 是单独的功能，可以是PAD输入，也可以是TAP状态机控制配置的寄存器
5. DC/AC 最大区别就是capture阶段驱动寄存器的时钟，以及AC中为了实现时钟切换多实现的电路，所以AC比DC更复杂，不会说两者同时验证同一套电路(除非验证不同的模块)

shawnmicheals

   

shawnmicheals 发表于 2025-10-17 00:21
1. ref_clk 可以是芯片内部时钟，既然是PLL那通常都是晶振；所以需要保证在scan_mode起来后 晶振是能要开
2 ...

不知一年过去 楼主是否还需要讨论