设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › spyglass吃RTL文件时，有的模块是现有IP，但是会报错 ...
返回列表 发新帖
查看: 631|回复: 1

[求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错

[复制链接]
tdtlsh
发表于 2024-6-13 16:10:50 | 显示全部楼层 |阅读模式
12资产
这个乘法器模块显示有空定义，不是很懂

                               
登录/注册后可看大图



这2个SRAM显示不可综合，应该怎么办


                               
登录/注册后可看大图


                               
登录/注册后可看大图

最佳答案

puxiancheng

查看完整内容

DW会报黑盒子，一般不用管。memory文件一般可以吃.lib文件
回复

举报

puxiancheng
发表于 2024-6-13 16:10:51 | 显示全部楼层
DW会报黑盒子，一般不用管。memory文件一般可以吃.lib文件
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 12:43 , Processed in 0.047327 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表