fpga

UHYGVYUUYV · 发表于 2024-5-16 20:46:40

您需要登录才可以下载或查看，没有账号？注册

x

主频50MHz，可以通过pll产生9.99999MHz的信号吗？延时会很大嘛？

harry_hust · 发表于 2024-5-17 09:45:06

这个数字很独特，PLL一般不支持，10M就没问题；
另外的办法就是自己用逻辑去生成这个频率的时钟。

霍格沃兹 · 发表于 2024-5-17 15:39:00

精确度有要求吗

UHYGVYUUYV · 发表于 2024-5-27 08:37:58

harry_hust 发表于 2024-5-17 09:45
这个数字很独特，PLL一般不支持，10M就没问题；
另外的办法就是自己用逻辑去生成这个频率的时钟。 ...

DDS可以吗？

UHYGVYUUYV · 发表于 2024-5-27 08:38:47

霍格沃兹发表于 2024-5-17 15:39
精确度有要求吗

有的距离10M只差10Hz

西西在冰城 · 发表于 2024-5-28 10:47:02

UHYGVYUUYV 发表于 2024-5-27 08:38
有的距离10M只差10Hz

我怎么感觉这个表述这么奇怪啊……10HZ对应的周期是0.1s ；10M的周期是100ns；如果是9.999M，周期是100.010001ns；

想做的话，首先要确保你自己的时钟精度有这么高吧

UHYGVYUUYV · 发表于 2024-5-28 10:50:12

西西在冰城发表于 2024-5-28 10:47
我怎么感觉这个表述这么奇怪啊……10HZ对应的周期是0.1s ；10M的周期是100ns；如果是9.999M，周期是100.0 ...

我也在思考这个问题，有没有办法解决呀

[求助] fpga