设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 每个RTL文件都要加timescale吗？
返回列表 发新帖
查看: 349|回复: 3

[讨论] 每个RTL文件都要加timescale吗？

[复制链接]
scutlee
发表于 2024-4-10 10:22:57 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
每个RTL文件都要加timescale吗？
回复

举报

harry_hust
发表于 2024-4-10 10:43:59 | 显示全部楼层
没必要，这个只是用于仿真的参数，如果模块内没有加 #delay，就不需要；就算加，最好是项目内统一，否则 timescale 会乱掉，仿真容易出问题
EETOP创芯人才网职位发布入口
回复 支持 1 反对 0

举报

CHN_LJF
发表于 2024-4-10 15:54:09 | 显示全部楼层
楼上+1
回复 支持 反对

举报

kk2009
发表于 2024-4-12 13:05:15 | 显示全部楼层
如果XCELIUM的话，可以直接加参数 -timescale
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-25 04:01 , Processed in 0.019416 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表