在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 794|回复: 9

[求助] 锁相环pss+pnoise仿真问题求助!!

[复制链接]
发表于 2024-3-31 12:50:34 | 显示全部楼层 |阅读模式
400资产
背景 本科毕设第一个type II 锁相环  最后的pss+pnoise 导出环路相位噪声时遇到了几乎所有能遇到的问题  为了表示诚意我会分享我所了解的一切  希望能得到大家的帮助  非常感谢你的回复!!


问题1         pss maxperiod 不够   如图所示的问题  
解决问题1  经过查询国外的candence论坛  可以在PSS>>option>>maxperiod 手动输入值 我输入的100个周期
拓展知识点  粗略看pss的收敛情况  迭代求解收敛时  会有  conv norm=145 类似的值  当经过足够多的迭代 如果 norm小于1则PSS会收敛(但这并不代表会出现相位噪声 只是瞬态正常)
可能是我输入的迭代100 强行让它收敛导致的不出现相位噪声

问题2 pss在设置100个迭代后 终于收敛了  但是让人道心破碎的是 pnoise都完了就是没有相位噪声 如图
可能的解决方法 又是在国外的candence论坛发现的类似问题(但是对我没有用)原链接:Harmonic Index of PSS data is not found? - RF Design - Cadence Technology Forums - Cadence Community
我也在eetop上尝试寻找相关问题 找到了一个帖子 他回答是net不要出现 +- 的非法字符(但对我没有参考帮助 我的没有这些  我还把shift delete的元件都删掉了 nocomn的元件也删了)

课题组老师 曾经说过可能的帮助方法  
1 减小pss maxstep为0.5p 0.2p 等
2 不用shooting  改引擎为 harmonic banlance oversample fatctor 2-4
3 不用 High performance

问题三  改用引擎为 harmonic banlance  (之前没用过)设置如图所示
道心再次破碎  pnoise 直接不跑了  当然这个问题还没调研 待会我会去搜一下解决方法

自己的小知识  为了节约时间 eetop上 有好心人发过断点续仿的教程 如图 可以大幅节省时间  同时还可以让瞬态跑低精度  收敛时跑0.1p的高精度

综上所述 如何让我看到相位噪声QAQ 我已经被折磨得 睁开眼就是跑仿真的地步了 跑一次跑半天  
希望我的真诚描述能得到你的帮助 当然如果需要我的帮助我也会分享我所知道的一切  开源才是正反馈 让大家变得更好




maxperiod.png
频率锁定正常.png
瞬态波形正常.png
仿真跑完的网表.png
pnoise没有相位噪声的数据.png
画pnoise时对话框的提示报错.png
eetop的解答.jpg
pss_hb设置.png
pss_hb_pnoise不能进行.png
断点续仿.png

最佳答案

查看完整内容

你在整个PLL上跑的话,时钟域跨的比较大基本就不会收敛了,修改算法让PSS强行收敛也是在用准确性trade off
发表于 2024-3-31 12:50:35 | 显示全部楼层


fayekoko 发表于 2024-4-1 15:48
谢谢你的回复!!通常是用matlab拟合的 PSS拟合更准确一点  但是通常会不收敛 小数锁相环好像是不能跑稳 ...


你在整个PLL上跑的话,时钟域跨的比较大基本就不会收敛了,修改算法让PSS强行收敛也是在用准确性trade off
发表于 2024-4-1 11:05:30 | 显示全部楼层
一般不能直接把整个PLL跑PSS仿真的
 楼主| 发表于 2024-4-1 15:48:32 | 显示全部楼层


tanborui123 发表于 2024-4-1 11:05
一般不能直接把整个PLL跑PSS仿真的


谢谢你的回复!!通常是用matlab拟合的 PSS拟合更准确一点  但是通常会不收敛 小数锁相环好像是不能跑稳态的  我这个是整数的
 楼主| 发表于 2024-4-1 20:08:06 | 显示全部楼层


tanborui123 发表于 2024-4-1 16:20
你在整个PLL上跑的话,时钟域跨的比较大基本就不会收敛了,修改算法让PSS强行收敛也是在用准确性trade of ...


好嘛 非常感谢你的指导!!pss收敛确实有点费时间 我还是用matlab拟合嘛
 楼主| 发表于 2024-4-1 21:20:20 | 显示全部楼层
我导师让我不跑pss了  直接用matlab 算   这个问题没解决  先挂着吧  应该等不到回答了
发表于 2024-4-2 11:29:11 | 显示全部楼层
VCO PN从来都是单跑得,不会在系统级跑PSS+PNOISE,因为你这样会带入太多计算noise得元器件,数量太多算不出来。
 楼主| 发表于 2024-4-2 11:35:17 | 显示全部楼层


knowworlds 发表于 2024-4-2 11:29
VCO PN从来都是单跑得,不会在系统级跑PSS+PNOISE,因为你这样会带入太多计算noise得元器件,数量太多算不 ...


好嘞好嘞!!十分感谢您的指导
发表于 2024-4-2 11:46:11 | 显示全部楼层
我最近也遇到了这个问题,当PLL输入输出频率不同时,PSS会报不收敛,但是控制电压明显是稳定的,也就是锁相环是锁定状态
 楼主| 发表于 2024-4-2 18:50:51 | 显示全部楼层


是科科啊 发表于 2024-4-2 11:46
我最近也遇到了这个问题,当PLL输入输出频率不同时,PSS会报不收敛,但是控制电压明显是稳定的,也就是锁相 ...


嗯嗯  很奇怪  感觉得学一下PSS的仿真手册  看看它是什么原理才能懂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-5 07:11 , Processed in 0.028587 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表