版图问题

wayward · 发表于 2024-3-12 23:09:08

初学版图，采用的是SMIC 180NM工艺，请问如果GT层只能完全inside或者outside DG那应该如何将栅极连接到via呢？

登录/注册后可看大图

ClarenceCN · 发表于 2024-3-12 23:09:09

方法一、把DG扩大完全覆盖住GT；方法二、q一下mos，在parameter里面找polycontacts这个开关，打开，然后选择top、bottom、both，均可，点击ok，GT自动打上，而且DG自动扩大包住GT。

99259 · 发表于 2024-3-13 09:02:12

Q一下看看有没有gate connection的top，bottom，both之类的选项

AshenOne · 发表于 2024-3-13 09:13:34

直接把M1_GT的孔贴着GT放就行，只要孔不在有源区应该就没啥问题

tea_whz · 发表于 2024-3-13 09:18:09

正常接GT, 完事了把画一个DG把GT整个盖进去就可以了

Kevin0147 · 发表于 2024-3-13 09:18:16

你看一下Mask Truth Table这一章，去看你使用的器件，如果所有的器件都有DG这一层的话，你整个芯片全部铺一层DG就行了；或者如楼上所示修改参数让pcell自己增加gate,DG会跟随gate变化而变化。

wayward · 发表于 2024-3-13 09:37:35

99259 发表于 2024-3-13 09:02
Q一下看看有没有gate connection的top，bottom，both之类的选项

非常感谢，已经解决了

wayward · 发表于 2024-3-13 09:39:00

问题已经解决，采用的是方法二，非常感谢大家的解答！！

HDZ980104 · 发表于 2024-3-13 09:41:12

这样感觉会更合理一点吧

[求助] 版图问题