[求助] 芯片在floorplan设计，更容易通过系统级的IEC 61000-4-2的测试

[复制链接]

zhangyang370281

发表于 2024-1-26 10:22:24 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

芯片在做系统级ESD测试：IEC 61000-4-2，有些管脚对机箱（地）总是过不了2KV，通过加入串联电阻可以绕过该问题，最近思考问题：针对需要做IEC 61000-4-2的管脚，芯片在floorplan设计阶段，如何增强其ESD能力，使之更健壮能更容易通过系统级的IEC 61000-4-2的测试？

各位有什么心得可以聊一聊？

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-6-11 10:58 , Processed in 0.016942 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] 芯片在floorplan设计，更容易通过系统级的IEC 61000-4-2的测试

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2