layout版图问题求助！！！

undo811 · 发表于 2023-12-6 10:38:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 undo811 于 2023-12-6 10:41 编辑

大佬们，为什么我connectivity-check-against source 后显示如图的报错incompleted Nets和shorts，我所用的是台积电tsmc180nm的工艺。
有两个问题：
1.为什么PMOS的衬底我连VDD，我打了Nwell将这些PMOS包围后后衬底VDD显示都连接，但是NMOS的衬底我连VSS（GND），并且也用WELLBODY位上后却显示衬底的VSS没有连接上VSS电源也就是开路。
2.IREF、VOUT1....这些nets连接都没有问题我检查过了，但是却显示与VDDshorts，所以想请问一下为什么会出现这种情况
以上两个问题我也在网上查了好久没有找到，问一下各位大佬有没有知道原因的

登录/注册后可看大图