请问下这种esd在版图中该怎么排布

yli345 · 发表于 2023-8-11 10:20:46

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

李幕白 · 发表于 2023-8-11 13:17:16

有点像tie high tie low

zl1999 · 发表于 2023-8-14 14:24:06

这样？

登录/注册后可看大图

zl1999 · 发表于 2023-8-14 14:28:49

你们咋发图啊，我放不了图

zl1999 · 发表于 2023-8-14 14:30:16

啧，

xxelement · 发表于 2023-8-14 14:49:02

像一个简单的ESD_clamp. 后面大管子S/D走宽金属。

jueduilk · 发表于 2023-8-15 09:35:48

NMOS按照ESDmos画，其他放周围就行。只是不知道为啥这个NMOS sub floating。

yli345 · 发表于 2023-8-15 10:07:41

jueduilk 发表于 2023-8-15 09:35
NMOS按照ESDmos画，其他放周围就行。只是不知道为啥这个NMOS sub floating。

那这个pmos是可以做在这个nmos的周围对吗，还是要两者隔开？

yli345 · 发表于 2023-8-15 10:09:08

jueduilk 发表于 2023-8-15 09:35
NMOS按照ESDmos画，其他放周围就行。只是不知道为啥这个NMOS sub floating。

我们这nmos衬底没接就是默认接地的

jueduilk · 发表于 2023-8-15 13:45:41

yli345 发表于 2023-8-15 10:07
那这个pmos是可以做在这个nmos的周围对吗，还是要两者隔开？

前面的回答不严谨， NMOS用来泄放ESD电流按照ESD要求画，PMOS 要与NMOS拉开满足latch-up的rule，最好double ring也加上。

[解决] 请问下这种esd在版图中该怎么排布