在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: 李幕白

[调查] 版图设计中PAD的使用

[复制链接]
发表于 2025-3-24 17:44:02 | 显示全部楼层
看封装要求了 线径影响PAD大小
回复

使用道具 举报

发表于 2025-4-1 17:27:16 | 显示全部楼层
非常感谢!
回复

使用道具 举报

发表于 2025-4-1 17:28:11 | 显示全部楼层
非常感谢!
回复

使用道具 举报

发表于 2025-4-21 17:30:31 | 显示全部楼层


   
xxelement 发表于 2023-7-20 15:01
FAB不管你的PAD做成什么样子,主要是能满足WB或FC的封装能力。


能i详细解释下吗
回复

使用道具 举报

发表于 2025-4-23 09:47:22 | 显示全部楼层
学习一下
回复

使用道具 举报

发表于 2025-9-4 10:49:10 | 显示全部楼层
谢谢分享
回复

使用道具 举报

发表于 2025-10-9 15:23:26 | 显示全部楼层
pad在芯片设计中就是封装打线binding用的,金属块,毫无参考价值呀! 一般有参考价值的IO电路,IO定制还是fab 看IO的抗ESD等级,FAB提供的IO一般抗2kv!看产品的ESD需求!一般模拟电路不用fab!至于pad大小问题,和封装方式,打线线径等相关,封装厂有一套自己的rule规则!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-23 00:11 , Processed in 0.018151 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表