在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2472|回复: 5

[求助] 请问如何检查layout 中的浮空线

[复制链接]
发表于 2023-3-31 16:38:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
                  请问一下各位大神,如何自动检查layout中的浮空屏蔽线,屏蔽线太多,很多漏打孔,导致很多线浮空,如何把这些浮空线标示出来,谢谢各位大神了!!!
发表于 2023-3-31 17:01:25 | 显示全部楼层
ERC会报出来的
发表于 2023-3-31 21:09:12 | 显示全部楼层
DRC 定义连接关系 定义 管子的有源区 以及gate,通过NET AREA RITIO 这个命令 抓出  没有连接到 gate 和有源区的  基本上就是浮空的线了
 楼主| 发表于 2023-4-3 16:13:43 | 显示全部楼层


dailisun 发表于 2023-3-31 21:09
DRC 定义连接关系 定义 管子的有源区 以及gate,通过NET AREA RITIO 这个命令 抓出  没有连接到 gate 和有 ...


      您好,请问一下,具体怎么设置?麻烦您了,谢谢啦!
发表于 2023-4-18 09:36:14 | 显示全部楼层


flyunicorn 发表于 2023-4-3 16:13
您好,请问一下,具体怎么设置?麻烦您了,谢谢啦!


不是设置,是写DRC RULE
发表于 2023-4-19 09:58:39 | 显示全部楼层
LVS option 中 include:
ERC PATHCHK !LABELED by layer
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 18:36 , Processed in 0.019997 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表