做完LVS后没有LVS Report

yfchao2333 · 发表于 2023-2-24 18:06:00

本帖最后由 yfchao2333 于 2023-2-24 18:08 编辑

导入CDL后，我想跑 LVS 验证提的电路是是否和版图一致。按照流程跑后并不显示LVS REPORT。想问下大家这种情况怎么解决？
1.LVS output设置如下

登录/注册后可看大图

2.界面

登录/注册后可看大图

是否是因为红圈里的提示导致没有检查成功呢？

还有个问题是从cdl导进来的电路有点乱，如果我想整理成如右图所示，是否可以删掉连线自己重连呢？这样是否会影响后续的LVS？

登录/注册后可看大图

希望有知道的大拿指点以下？

825555056 · 发表于 2023-2-24 18:06:01

在view里

yfchao2333 · 发表于 2023-2-25 19:31:34

问题解决了。

登录/注册后可看大图

在run LVS的时候遇到了power/ground的错误，所以就没有LVS report。

登录/注册后可看大图

而之所以会遇到这个错误则是因为如上图所示，connect all nets by name就好了。

yfchao2333 · 发表于 2023-2-26 10:31:32

825555056 发表于 2023-2-25 17:08
在view里

不是的，我后来找到原因了。

Jcorleone · 发表于 2023-3-9 11:15:51

yfchao2333 发表于 2023-2-26 10:31
不是的，我后来找到原因了。

什么原因啊，楼主帮忙解答一下。感谢！！！

note30933 · 发表于 2023-3-9 13:32:46

顶一下

九品芝麻狐 · 发表于 2023-3-9 15:44:47

Jcorleone 发表于 2023-3-9 11:15
什么原因啊，楼主帮忙解答一下。感谢！！！

因为楼主的连线是用lable name连起来的而非真实的连线，而LVS是依靠pin作为起点去验证的，找到太多的lable/pin name，LVS就会无从下手，相当于失败了，既然失败了自然就不会有报告。

[求助] 做完LVS后没有LVS Report