tsmc65工艺，使用Layout XL会出现OD层与NW层短路

curihine · 发表于 2023-1-23 23:19:47

您需要登录才可以下载或查看，没有账号？注册

x

如题，最近学习使用T65工艺绘制版图，但是想将PMOS和Guardring共NW的时候，发现画的NW会导致与OD层短路，不知道有没有大佬知道这个问题应该从哪设置？
我给了一个示意图，好像在LVS中不会报这个错，应该是Layout XL的一个设置问题。

李幕白 · 发表于 2023-1-28 11:13:58

单独的OD不加离子注入的在DRC会出现报错吗？然后再调用一个PMOS 看看是不是有报错，有的XX的框你理解了是可以忽略的。

curihine · 发表于 2023-1-28 11:32:53

李幕白发表于 2023-1-28 11:13
单独的OD不加离子注入的在DRC会出现报错吗？然后再调用一个PMOS 看看是不是有报错，有的XX的框你理 ...

DRC和LVS都不会报错，我这两天研究了一下，我这个是T65的老版本，TechFile很老了。我把工艺换成新版本的之后就好了。Layout XL的这个叉叉框规则是根据TechFile来的。

李幕白 · 发表于 2023-1-28 13:13:02

curihine 发表于 2023-1-28 11:32
DRC和LVS都不会报错，我这两天研究了一下，我这个是T65的老版本，TechFile很老了。我把工艺换成新版本的 ...

了解了解。自己摸索出来好厉害。

[求助] tsmc65工艺，使用Layout XL会出现OD层与NW层短路