Verilog顶层

皓辰 · 发表于 2022-5-29 11:34:03

您需要登录才可以下载或查看，没有账号？注册

x

想求一个Verilog顶层互连脚本，自做了Verilog空顶层生成器和例化，技术浅，顶层的脚本没做出来，求前辈们赐教......

janlesion · 发表于 2022-5-30 09:54:07

顶层自动互联，基本不太可能实现，最多是例化各个模块，因为各个模块的端口名字不相同，你根本就不知道端口连接关系，除非你加一个端口映射的文件进去，手动加一个端口映射文件工作量也很大，还要一直维护，还不如在顶层手动连接各个模块呢。

kuolifeng · 发表于 2022-6-15 12:56:45

用emacs verilog mode AUTOTEMPLATE 可根據 regular expression 自動生成

皓辰 · 发表于 2022-6-17 15:06:04

janlesion 发表于 2022-5-30 09:54
顶层自动互联，基本不太可能实现，最多是例化各个模块，因为各个模块的端口名字不相同，你根本就不知道端口 ...

INPUTOUTPUT

[求助] Verilog顶层