在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1378|回复: 1

[讨论] 关于输出数据时,希望时钟沿可选的结构方案 [

[复制链接]
发表于 2022-4-19 13:56:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

大家好,当前遇到有个需求是这样的,输出的数据希望是可以选择上升沿送出,或者是下降沿送出。
自己考虑了两个方案:
一个是     先对时钟进行反相,选择器选择,然后送到触发器
另一个是  时钟进行反向,分别送到两组触发器,对两组触发器的输出进行选择
个人考虑的是第一种面积肯定会小一点,第二种时钟多经过一个mux, 对后端不太熟悉所以不确定影响。所以有点不确定好坏。
希望前辈们看看这两种方案有啥优劣的,或者还有别的什么方法。请多多指教。
( 先前发在了验证的版块了,发现没人理我 )
发表于 2022-4-21 22:58:40 | 显示全部楼层
一般用第一种方式,一般综合的时候,时序分析的时候会报出来,不过还是告诉一下做综合的人,这一块你会用两个沿,时序约束的时候需要注意。需要注意一下级电路对你这个输出的采样。 另外用了双沿时钟的占空比也要注意,特别下级电路可能用你相反的沿采样,即只有半个周期。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-5 08:52 , Processed in 0.015109 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表