高压阱与低压阱Latch up

LZPDZ7 · 发表于 2021-11-29 10:30:57

本帖最后由 LZPDZ7 于 2021-11-29 10:32 编辑

！！！哪位大佬讲讲关于高压阱与低压阱容易Latch up的原因，还有I/O与内部电路的，为什么打双环结构，这俩个问题都需要拉大距离，有什么注意的事项吗？

封心锁爱 · 发表于 2021-11-29 11:54:29

latch_up就是有寄生的P-N-P结构导致泄放，所以要加电位去固定PN结反偏

gybak · 发表于 2021-11-30 09:52:24

新人最近在学习不知道这个解释是否合理：简单理解一个NMOS加PMOS组成的反向器，当输出电压大于VDD+0.7时，PMOS管的输出P-diff(VDD+0.7V)和N阱的VDD和PSUB 形成的寄生BJT会开启，同理当输出电压小于于VSS-0.7时，NMOS管的输出N-diff(VSS-0.7V)和P阱的VSS和NWELL 形成的寄生BJT会开启,然后会导致VDD,VSS之间的势垒越来越小，
因此为了防范Latch up(防止形成有害的寄生btj), 所有直接接到signal Pad的diffusion（OD Injector）都需要LATCH up 防护，1，所有 OD Injector
15um的范围内的N管都需要被P-GUARD ring 包围， P管都需要被Nguard ring包围2，所有的OD injector都需要Double guard ring ,3, OD injector 附近的starp 的 desity要满足一定的要求等等等..... 粗略浅见，有不正确的地方还望指正

LZPDZ7 · 发表于 2021-12-1 09:26:00

gybak 发表于 2021-11-30 09:52
新人最近在学习不知道这个解释是否合理：简单理解一个NMOS加PMOS组成的反向器，当输出电压大于VDD+0.7时， ...

就是不知道间距如何把握，工艺文档只能参考

[求助] 高压阱与低压阱Latch up

站长推荐 /1